基于陣列的全面板版圖電容快速提取是全面板電容提取的一種方法，本發(fā)明屬于EDA設(shè)計(jì)領(lǐng)域。

背景技術(shù)：

隨著平板顯示（FPD）工藝技術(shù)的迅猛發(fā)展，尤其是In Cell觸摸屏設(shè)計(jì)工藝的流行，針對(duì)全面板版圖的電容提取對(duì)FPD設(shè)計(jì)工具提出很大挑戰(zhàn)。為了提高計(jì)算精度，電容提取工具通常采用基于場(chǎng)求解的數(shù)值分析方法，速度比較慢。而隨著分辨率的提高，設(shè)計(jì)尺寸的增大，全面板版圖的規(guī)模越來越大，同時(shí)圖形復(fù)雜度也越來越高。這樣對(duì)于全面板版圖的電容提取，常規(guī)的方法非常耗時(shí)，速度無法滿足設(shè)計(jì)要求。另一方面，版圖電容的計(jì)算精度直接影響到FPD面板的整體性能，因此對(duì)全面板版圖進(jìn)行快速準(zhǔn)確的電容提取是FPD設(shè)計(jì)工具中的一項(xiàng)至關(guān)重要的技術(shù)。本方法主要是基于可復(fù)用陣列，提出了一種快速的對(duì)全面板版圖進(jìn)行電容提取的方法。

全面板設(shè)計(jì)中，通常會(huì)采用層次式設(shè)計(jì)方法，即先將像單位像素單元和單位觸摸屏單元設(shè)計(jì)好，然后將像素單元和觸摸屏單元做成陣列。版圖會(huì)由多種陣列實(shí)例疊加而成，雖然每個(gè)陣列實(shí)例是陣列結(jié)構(gòu)，但是所有陣列疊加會(huì)導(dǎo)致失去陣列規(guī)律。需要通過版圖處理將版圖重新處理為可重用陣列的版圖（僅包含兩層層次結(jié)構(gòu)且實(shí)例間不重疊）。針對(duì)這樣的可重用陣列版圖，就能夠利用版圖上陣列中圖形重復(fù)的特征，將大規(guī)模的全面板電容提取轉(zhuǎn)化為計(jì)算少數(shù)單個(gè)重復(fù)圖形，再將計(jì)算的中間結(jié)果進(jìn)行組合得到最終全面板的電容提取結(jié)果，這樣就能大大提高計(jì)算速度。本文提出的方法正是將針對(duì)這種可重用陣列版圖進(jìn)行快速電容提取的一種方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提出一種針對(duì)結(jié)構(gòu)簡單的可復(fù)用陣列版圖的全面板電容快速提取方法，這種方法首先對(duì)要提取的線網(wǎng)所占用的區(qū)域進(jìn)行分區(qū)，分為陣列區(qū)和非陣列區(qū)，其次對(duì)非陣列區(qū)進(jìn)行劃分提取，得到中間結(jié)果，然后再對(duì)陣列區(qū)進(jìn)行分析和提取，得到中間結(jié)果，最后將兩部分中間結(jié)果按照一定要求進(jìn)行組合，得到當(dāng)前線網(wǎng)的最終電容結(jié)果。本文將詳細(xì)闡述線網(wǎng)分區(qū)、非陣列區(qū)劃分提取、陣列區(qū)提取、組合生成最終結(jié)果的方法。

線網(wǎng)分區(qū)方法：首先得到線網(wǎng)經(jīng)過的所有陣列和非陣列實(shí)例，并記錄線網(wǎng)經(jīng)過的陣列的索引位置(x, y)，對(duì)于非陣列實(shí)例記錄為(0, 0)。這樣對(duì)于該線網(wǎng)電容的計(jì)算就可以分為陣列區(qū)的部分和非陣列區(qū)的部分。如圖1所示，線網(wǎng)B經(jīng)過非陣列區(qū)4, 6, 7和陣列區(qū)5，陣列區(qū)的索引為(0, 1)、(1, 1)、(2, 1)。

非陣列區(qū)劃分提取方法：對(duì)于所提取線網(wǎng)所經(jīng)過的非陣列區(qū)，首先根據(jù)區(qū)域大小進(jìn)行劃分，得到大小合適又保證精度的區(qū)域，然后在所有的劃分區(qū)內(nèi)選取所提線網(wǎng)經(jīng)過的區(qū)域，依次進(jìn)行電容提取，得到中間結(jié)果。如圖2所示，線網(wǎng)B在非陣列區(qū)里，劃分為5部分，標(biāo)為1,2,3,4,5，其中1,3,5區(qū)有B線網(wǎng)經(jīng)過，所以需要進(jìn)行提取，得到中間結(jié)果Cap1(B, A)， Cap1(B, C), Cap3(B, A), Cap3(B, C), Cap5(B, C)。

陣列區(qū)提取方法：對(duì)于所有的陣列單元，如果它屬于組成所提線網(wǎng)經(jīng)過的某個(gè)陣列實(shí)例，則對(duì)它進(jìn)行提取，并記錄中間結(jié)果。如圖3所示，線網(wǎng)B經(jīng)過的陣列實(shí)例的陣列單元X，它的內(nèi)部線網(wǎng)為m和n，對(duì)它進(jìn)行提取的結(jié)果為CapX(m, n)。

組合生成最終結(jié)果方法：所提線網(wǎng)的最終電容值為該線網(wǎng)經(jīng)過的非陣列區(qū)與陣列區(qū)的總和，非線網(wǎng)區(qū)的可以直接加起來，對(duì)于陣列區(qū)的電容，需要通過找到它的陣列單元中的內(nèi)部線網(wǎng)對(duì)應(yīng)的外部實(shí)際線網(wǎng)的關(guān)系得到。如圖4所示，雖然索引為(0, 1)、(1, 1)、(2, 1)的陣列實(shí)例的陣列單元均為X，但是X里的m和n對(duì)應(yīng)的外部線網(wǎng)是不同的，分別為Cap(B, D) = CapX(m, n), Cap(B, E) = CapX(m, n), Cap(B, F) = CapX(m, n)。這樣線網(wǎng)B的最終電容結(jié)果為：Cap(B, A) = Cap1(B, A) + Cap3(B, A), Cap(B, C) = Cap1(B, C) + Cap3(B, C) + Cap5(B, C), Cap(B, D) = CapX(m, n), Cap(B, E) = CapX(m, n), Cap(B, F) = CapX(m, n)。

通過本文的方法我們將全面板版圖中線網(wǎng)B的電容提取轉(zhuǎn)化為將非陣列區(qū)域內(nèi)的電容值和由陣列單元X的內(nèi)部線網(wǎng)的電容值轉(zhuǎn)化為對(duì)應(yīng)的外部線網(wǎng)的電容值的簡單組合。通過非陣列區(qū)域劃分，減少了無效區(qū)域的計(jì)算，加快了提取速度；通過少數(shù)陣列單元計(jì)算和簡單的電容值對(duì)應(yīng)轉(zhuǎn)換，減少了多次重復(fù)利用數(shù)值方法進(jìn)行提取的時(shí)間消耗，從而大大加速了全面板版圖電容的提取。

附圖說明：

圖1陣列區(qū)和非陣列區(qū)

圖2非陣列區(qū)劃分

圖3陣列單元X的內(nèi)部線網(wǎng)

圖4陣列單元X內(nèi)部線網(wǎng)對(duì)應(yīng)的三個(gè)不同的外部線網(wǎng)

具體實(shí)施步驟：

結(jié)合一個(gè)具體的實(shí)例方法，操作流程步驟如下：

1）打開一個(gè)結(jié)構(gòu)簡單的層次式版圖；

2）選取所要提取的線網(wǎng)；

3）對(duì)于所提線網(wǎng)，找到經(jīng)過的非陣列區(qū)和陣列區(qū)，并記錄在陣列中的索引；

4）對(duì)于非陣列區(qū)，進(jìn)行劃分，并對(duì)有效區(qū)域進(jìn)行電容提取，記錄中間結(jié)果；

5）對(duì)于陣列區(qū)，對(duì)每個(gè)有效的陣列單元，進(jìn)行電容提取，記錄中間結(jié)果；

6） 組合最終結(jié)果，即對(duì)陣列區(qū)的電容值和由陣列單元內(nèi)部電容值轉(zhuǎn)為對(duì)應(yīng)外部線網(wǎng)的電容值，進(jìn)行組合。