【技術(shù)領(lǐng)域】

本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及基于電流熔斷的熔絲修調(diào)電路。

背景技術(shù)：

隨著高速、低功耗信號(hào)處理技術(shù)的發(fā)展，對半導(dǎo)體集成電路的精度要求越來越嚴(yán)格，但半導(dǎo)體芯片在生產(chǎn)制造過程中存在種種非理想因素，使得半導(dǎo)體芯片的許多性能參數(shù)，尤其是精度參數(shù)很難滿足高速高精度信號(hào)處理的要求。因此，對流片后的芯片進(jìn)行修調(diào)處理，使其精度提高、參數(shù)分布更為集中，成了一種既有效又經(jīng)濟(jì)的性能優(yōu)化手段。

修調(diào)單元可以是多次可編程器件如eeprom、也可以是一次性編程器件如金屬或多晶熔絲；前者可以無限次地改寫，應(yīng)用靈活，但對流片工藝要求高，占用芯片面積大，成本也較高；后者只能編程一次，只能將狀態(tài)從導(dǎo)通變?yōu)閿嚅_，靈活性差，但成本低，因此，在半導(dǎo)體集成電路上得到了廣泛的應(yīng)用。

中國專利申請cn201610505352.1公開了一種超低功耗數(shù)?；旌霞扇劢z修調(diào)電路及熔絲修調(diào)方法，其第一反相器(inv1)的輸入端接第二mos管(m2)的柵極，第一反相器(inv1)的輸出端接第二反相器(inv2)的輸入端和第三mos管(m3)的柵極；第二反相器(inv2)的輸入端還與第三mos管(m3)的柵極連接，輸出端接第一mos管(m1)的柵極；第一mos管(m1)的源極接電源電壓(vdd)，漏極分別接第二mos管(m2)的漏極、第三mos管(m3)的漏極以及熔絲(fuse)的第一端；第二mos管(m2)源極接第三反相器(inv3)的輸入端和第四反相器(inv4)的輸出端以及第三mos管(m3)的源極；第三mos管(m3)源極接第三反相器(inv3)的輸入端和第四反相器(inv4)的輸出端以及第二mos管(m2)的源極；第三反相器(inv3)的輸入端接第二mos管(m2)和第三mos管(m3)的源極以及第四反相器(inv4)的輸出端，輸出端接第四mos管(m4)的柵極和第四反相器(inv4)的輸入端；第四反相器(inv4)的輸入端接第四mos管(m4)的柵極和第三反相器(inv3)的輸出端，輸出端接第二mos管(m2)和第三mos管(m3)的源極以及第三反相器(inv3)的輸入端；第四mos管(m4)的柵極接第三反相器(inv3)的輸出端和第四反相器(inv4)的輸入端，源極接電阻(r)的一端，漏極接電阻(r)的另一端；熔絲(fuse)的第二端接公共地(gnd)。該技術(shù)方案利用四個(gè)反相器、四個(gè)mos管和熔絲組成修調(diào)電路實(shí)現(xiàn)熔絲修調(diào)功能。然而，該發(fā)明只涉及了熔絲狀態(tài)檢測和輸出驅(qū)動(dòng)，未涉及且無法實(shí)現(xiàn)熔絲燒錄。

中國發(fā)明專利申請cn201310567758.9也公開了一種熔絲修調(diào)電路，其包括開關(guān)控制模塊、修調(diào)值載入模塊、熔絲熔斷控制模塊以及修調(diào)模塊，所述修調(diào)模塊包括pmos管、第一電阻、熔絲、nmos管、第二電阻以及d觸發(fā)器，其中：所述pmos管的源極與穩(wěn)壓電源連接，所述pmos管的柵極與所述開關(guān)控制模塊連接，所述pmos管的漏極與所述第一電阻的一端連接，所述第一電阻的另一端與所述熔絲的一端連接，所述熔絲的另一端與所述nmos管的源極連接，所述nmos管的柵極與所述熔絲熔斷控制模塊連接，所述nmos管的漏極接地，所述第二電阻的一端與所述nmos管的源極連接，所述第二電阻的另一端接地，所述d觸發(fā)器的cp端口與所述修調(diào)值載入模塊連接，d端口與所述nmos管的源極連接；在所述開關(guān)控制模塊輸出第一控制信號(hào)控制所述pmos管的源極與漏極連接時(shí)：所述熔絲熔斷控制模塊輸出第二控制信號(hào)控制所述pmos管的源極與漏極連接。然而，該發(fā)明在對熔絲進(jìn)行熔斷時(shí)，熔斷電流要通過一個(gè)pmos開關(guān)管、一個(gè)nmos開關(guān)管外加一個(gè)電阻，熔絲熔斷所需電流一般超過100ma，因此上述兩個(gè)mos管尺寸要求較大，占用面積較多。另外，該發(fā)明熔絲只能燒錄一次，沒有反悔的機(jī)會(huì)，因而存在靈活性不足的缺陷。

可以看出，現(xiàn)有技術(shù)最大的缺陷是電流熔斷熔絲修調(diào)電路只能編程一次，均存在容錯(cuò)率低、靈活性差的缺陷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)缺陷，提供一種高靈活度的、能夠多次編程的熔絲修調(diào)電路，使熔絲修調(diào)電路更精確、更易用。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種高靈活度的熔絲修調(diào)電路，所述熔絲修調(diào)電路包括修調(diào)控制電路、熔絲控制電路、電流熔斷熔絲和輸出驅(qū)動(dòng)器，所述熔絲修調(diào)電路還包括sram靜態(tài)存儲(chǔ)單元；

所述修調(diào)控制電路由與非門和反相器構(gòu)成，所述修調(diào)控制電路具有兩個(gè)輸出端；

所述熔絲控制電路由熔斷電流控制管m1和恒流源i1構(gòu)成，m1的源極與芯片電源連接，其漏極接電流熔斷熔絲，其襯底與其源極短接，其柵極與所述修調(diào)控制電路的一個(gè)輸出端連接；所述恒流源i1連接所述芯片電源與所述電流熔斷熔絲；

所述修調(diào)控制電路的另一個(gè)輸出端與sram靜態(tài)存儲(chǔ)單元連接；

所述輸出驅(qū)動(dòng)器由多路選擇器構(gòu)成，所述多路選擇器具有至少兩個(gè)輸入端，分別連接sram靜態(tài)存儲(chǔ)單元的輸出端和所述電流熔斷熔絲。

在本發(fā)明中，所述熔斷電流控制管用于產(chǎn)生熔斷所需大電流，例如采用pmos晶體管；所述恒流源用于穩(wěn)定熔絲輸出狀態(tài)，優(yōu)選地，所述恒流源i1電流大小為2-3μa。當(dāng)修調(diào)控制電路使熔斷電流控制管m1的柵極接低電位時(shí)，有300-500ma的大電流流過熔絲，使電流熔斷熔絲熔斷。

當(dāng)電流熔斷熔絲未熔斷時(shí)，由于恒流源i1所流過的電流很小，且熔絲電阻也很小，所以恒流源i1與所述電流熔斷熔絲之間的連接點(diǎn)為低電平，此時(shí)所述輸出驅(qū)動(dòng)器輸出低電平信號(hào)；當(dāng)電流熔斷熔絲被熔斷時(shí)，所述輸出驅(qū)動(dòng)器輸出高電平信號(hào)。

通過所述輸出驅(qū)動(dòng)器選擇修調(diào)電路的輸出，所述輸出是熔絲狀態(tài)值或sram靜態(tài)存儲(chǔ)單元的存儲(chǔ)的值；在模擬修調(diào)階段，選擇sram靜態(tài)存儲(chǔ)單元的存儲(chǔ)的值作為所述輸出驅(qū)動(dòng)器的輸出，在其它工作階段選擇電流熔斷熔絲的狀態(tài)信號(hào)作為輸出。

在本發(fā)明中，所述的sram靜態(tài)存儲(chǔ)單元用于模擬修調(diào)階段代替電流熔斷熔絲。在模擬修調(diào)過程中，熔絲控制電路處于休眠狀態(tài)，不改變?nèi)劢z狀態(tài)而是改變sram的狀態(tài)，讓sram來代替熔絲動(dòng)作，獲得不同的修調(diào)輸出信號(hào)。通過改寫sram保存的數(shù)據(jù)實(shí)現(xiàn)不同的修調(diào)輸出信號(hào)。由于sram可無限次改寫，因此，修調(diào)輸出信號(hào)既可以從高變?yōu)榈?，也可以從低變?yōu)楦?，靈活性大大高于熔絲。在熔絲編程階段，熔絲控制電路引導(dǎo)大電流流過熔絲，使熔絲燒斷，永久保存修調(diào)結(jié)果。

與現(xiàn)有技術(shù)相比，本發(fā)明熔絲修調(diào)電路通過設(shè)置sram靜態(tài)存儲(chǔ)單元，實(shí)現(xiàn)在模擬修調(diào)階段以sram輸出代替熔絲動(dòng)作，使修調(diào)電路輸出信號(hào)既能從高變?yōu)榈停材軓牡妥優(yōu)楦?，從而?shí)現(xiàn)多次編程，提供反悔補(bǔ)救的機(jī)會(huì)，因此靈活性大大提高，而且有助于找到最佳修調(diào)位組合，提高了修調(diào)精度。

【附圖說明】

圖1為本發(fā)明的電路原理圖；

其中，1、電流熔斷熔絲；2、熔絲控制電路；3、sram靜態(tài)存儲(chǔ)器；4、輸出驅(qū)動(dòng)器；5、修調(diào)控制電路。

【具體實(shí)施方式】

以下實(shí)施例用于非限制性地解釋本發(fā)明的技術(shù)方案。

實(shí)施例1

如圖1所示的熔絲修調(diào)電路，包括修調(diào)控制電路5、熔絲控制電路2、電流熔斷熔絲1、sram靜態(tài)存儲(chǔ)器3和輸出驅(qū)動(dòng)器4。

修調(diào)控制電路5由與非門和反相器構(gòu)成，用于控制修調(diào)步驟與時(shí)序，其具有兩個(gè)輸出端。

熔絲控制電路2由熔斷電流控制管m1(采用pmos管)和偏置恒流源i1構(gòu)成，m1的源極與芯片電源連接，其漏極接電流熔斷熔絲，其襯底與其源極短接，其柵極與修調(diào)控制電路5的一個(gè)輸出端連接；所述恒流源i1連接芯片電源與電流熔斷熔絲1。

修調(diào)控制電路5的另一個(gè)輸出端與sram靜態(tài)存儲(chǔ)單元3連接。

輸出驅(qū)動(dòng)器4由2-1多路選擇器構(gòu)成，其具有兩個(gè)輸入端和一個(gè)輸出端，兩個(gè)輸入端分別連接sram靜態(tài)存儲(chǔ)單元3的輸出端和電流熔斷熔絲1。

通過上述結(jié)構(gòu)，當(dāng)電流熔斷熔絲未熔斷時(shí)，恒流源i1與所述電流熔斷熔絲之間的連接點(diǎn)為低電平，因此輸出驅(qū)動(dòng)器5輸出低電平信號(hào)；當(dāng)電流熔斷熔絲被熔斷時(shí)，恒流源i1與所述電流熔斷熔絲之間的連接點(diǎn)為高電平，所述輸出驅(qū)動(dòng)器5輸出高電平信號(hào)。

通過本發(fā)明的熔絲修調(diào)電路進(jìn)行修調(diào)時(shí)分為兩個(gè)階段：模擬修調(diào)階段和熔絲編程階段。在模擬修調(diào)階段，熔絲保持原有狀態(tài)，sram模擬熔絲動(dòng)作；在熔絲編程階段，如果芯片修調(diào)需要，則在m1柵極輸入低電平，用大電流將熔絲熔斷。

具體地，在模擬修調(diào)階段，en和control均輸入高電平信號(hào)，此時(shí)熔絲控制電路2處于關(guān)斷狀態(tài)，只有2-3μa的上拉偏置電流流過熔絲1；此時(shí)，sram靜態(tài)存儲(chǔ)器3的使能信號(hào)有效，可通過輸入信號(hào)d設(shè)置sram單元3儲(chǔ)存的值；同時(shí)，輸出驅(qū)動(dòng)器4選擇sram靜態(tài)存儲(chǔ)器3保存的狀態(tài)值作為輸出驅(qū)動(dòng)器4的輸出信號(hào)。

通常，由于芯片中需要多個(gè)修調(diào)位，多個(gè)修調(diào)位的狀態(tài)組合對應(yīng)著一定的修調(diào)量，由于流片工藝的誤差，每個(gè)芯片要求的修調(diào)量不一樣，傳統(tǒng)熔絲修調(diào)電路受限于熔絲一次性編程特性，只能單向調(diào)整修調(diào)量，沒有反悔機(jī)會(huì)；而在本發(fā)明中，模擬修調(diào)階段用sram代替熔絲動(dòng)作，修調(diào)量可以任意改變，直至找到最佳修調(diào)量，然后進(jìn)入修調(diào)操作的第二階段：熔絲編程階段。

在熔絲編程階段，輸入信號(hào)en為低電平，每一個(gè)修調(diào)單元的control信號(hào)根據(jù)第一階段得到的修調(diào)量來確定是高電平還是低電平，如果是高電平，則有大電流流過熔絲1，并將其熔斷，如果是低電平，則熔絲1保持導(dǎo)通的原始狀態(tài)。

在芯片正常工作狀態(tài)下，輸入信號(hào)en、control均為低電平，輸出驅(qū)動(dòng)器4輸出熔絲狀態(tài)信號(hào)，如果熔絲被熔斷，則輸出高電平，否則輸出低電平。

由此可見，本發(fā)明的熔絲修調(diào)電路通過結(jié)構(gòu)改進(jìn)，特別是sram靜態(tài)存儲(chǔ)單元的設(shè)置，實(shí)現(xiàn)在模擬修調(diào)階段以sram輸出代替熔絲動(dòng)作，使修調(diào)電路輸出信號(hào)既能從高變?yōu)榈停材軓牡妥優(yōu)楦?，從而?shí)現(xiàn)多次編程，提供反悔補(bǔ)救的機(jī)會(huì)，因此可以進(jìn)行“模擬修調(diào)—>性能測試—>模擬修調(diào)”這樣的循環(huán)迭代，其靈活性大大提高，有助于找到多種應(yīng)用條件下綜合性能最優(yōu)的修調(diào)位組合，提高修調(diào)精度。

結(jié)合編碼/譯碼電路、專用/復(fù)用修調(diào)引腳或中測修調(diào)pad等必要的外圍器件，本發(fā)明所述修調(diào)電路及方法，既可以用于封裝前的中測階段，也可用于封裝后的成測階段。