用于支持基于處理器的系統(tǒng)中的異構(gòu)存儲(chǔ)器存取請(qǐng)求的異構(gòu)存儲(chǔ)器系統(tǒng)以及相關(guān)方法和 ...的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的技術(shù)涉及提供于基于處理器的系統(tǒng)和裝置中的存儲(chǔ)器和存儲(chǔ)器系統(tǒng)。
【背景技術(shù)】
[0002]包含中央處理單元(CPU)或其它處理器的基于處理器的系統(tǒng)利用不同類型的存儲(chǔ)器來(lái)進(jìn)行系統(tǒng)操作。此存儲(chǔ)器可用作用于數(shù)據(jù)存儲(chǔ)的系統(tǒng)存儲(chǔ)器，且用以存儲(chǔ)用于存儲(chǔ)待執(zhí)行的指令的程序代碼。
[0003]存儲(chǔ)器大體分類為易失性或非易失性存儲(chǔ)器。易失性存儲(chǔ)器的實(shí)例為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。非易失性存儲(chǔ)器的實(shí)例包含只讀存儲(chǔ)器(ROM)、快閃存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)。易失性存儲(chǔ)器可需要消耗功率來(lái)刷新存儲(chǔ)器單元且保持當(dāng)前狀態(tài)(即，數(shù)據(jù))為現(xiàn)用且保持在存儲(chǔ)器單元中。非易失性存儲(chǔ)器可能夠?qū)?dāng)前狀態(tài)(即，數(shù)據(jù))保持在存儲(chǔ)器單元中而不需要刷新。因此，易失性存儲(chǔ)器可消耗比非易失性存儲(chǔ)器多的功率。然而，易失性存儲(chǔ)器可與非易失性存儲(chǔ)器相比具有增加的性能特性，包含但不限于增加的讀取/寫入(r/w)速度和頁(yè)面打開和/或關(guān)閉速度。
[0004]因此，易失性存儲(chǔ)器可有利地在基于處理器的系統(tǒng)中采用，其中增加的性能對(duì)于用于刷新的較高功率消耗為可接受的折衷。另一方面，非易失性存儲(chǔ)器可有利地在基于處理器的系統(tǒng)中采用，其中減少的功率節(jié)省對(duì)于性能為可接受的折衷。

【發(fā)明內(nèi)容】

[0005]【具體實(shí)施方式】中所揭示的實(shí)施例包含用于支持基于處理器的系統(tǒng)中的異構(gòu)存儲(chǔ)器存取請(qǐng)求的異構(gòu)存儲(chǔ)器系統(tǒng)以及相關(guān)方法和計(jì)算機(jī)可讀媒體。異構(gòu)存儲(chǔ)器系統(tǒng)包括可針對(duì)給定存儲(chǔ)器存取請(qǐng)求而存取的多個(gè)同構(gòu)存儲(chǔ)器。舉例來(lái)說(shuō)，異構(gòu)存儲(chǔ)器系統(tǒng)中的一個(gè)同構(gòu)存儲(chǔ)器可為需要功率用于刷新但與非易失性存儲(chǔ)器相比具有增加的性能的易失性存儲(chǔ)器。作為另一實(shí)例，異構(gòu)存儲(chǔ)器系統(tǒng)中的另一同構(gòu)存儲(chǔ)器可為不需要功率用于刷新但與非易失性存儲(chǔ)器相比具有減少的性能的非易失性存儲(chǔ)器。在此方面，存儲(chǔ)器存取請(qǐng)求可基于存儲(chǔ)器存取請(qǐng)求以及功率和/或性能考慮因素而有利地路由到異構(gòu)存儲(chǔ)器系統(tǒng)中的同構(gòu)存儲(chǔ)器中的一者。作為非限制性實(shí)例，可基于例如讀取/寫入類型、頁(yè)面命中的頻率和存儲(chǔ)器業(yè)務(wù)等關(guān)鍵操作參數(shù)而動(dòng)態(tài)地預(yù)定義或確定異構(gòu)存儲(chǔ)器存取請(qǐng)求策略。以此方式，存儲(chǔ)器存取請(qǐng)求次數(shù)可經(jīng)優(yōu)化，而不需要作出與僅具有一個(gè)可用于存儲(chǔ)的存儲(chǔ)器類型的折衷。
[0006]在此方面，在一個(gè)實(shí)施例中，提供總線互連仲裁者。所述總線互連仲裁器經(jīng)配置以在總線互連中將存儲(chǔ)器存取請(qǐng)求路由到基于處理器的系統(tǒng)中的異構(gòu)存儲(chǔ)器系統(tǒng)。所述總線互連仲裁器經(jīng)配置以接收來(lái)自請(qǐng)求裝置的存儲(chǔ)器存取請(qǐng)求。所述總線互連仲裁器進(jìn)一步經(jīng)配置以確定多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的一存儲(chǔ)器存取請(qǐng)求策略，所述多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的每一異構(gòu)存儲(chǔ)器存取請(qǐng)求策略對(duì)應(yīng)于耦合到總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)內(nèi)的同構(gòu)存儲(chǔ)器。所述總線互連仲裁器進(jìn)一步經(jīng)配置以將存儲(chǔ)器存取請(qǐng)求路由到對(duì)應(yīng)于所確定的存儲(chǔ)器存取請(qǐng)求策略的耦合到總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)中的同構(gòu)存儲(chǔ)器。
[0007]并且，通過提供原本將為同構(gòu)存儲(chǔ)器系統(tǒng)的異構(gòu)存儲(chǔ)器系統(tǒng)，系統(tǒng)設(shè)計(jì)可利用異構(gòu)存儲(chǔ)器系統(tǒng)內(nèi)的每一獨(dú)特同構(gòu)存儲(chǔ)器的獨(dú)特功率和性能特性，而不局限于單一同構(gòu)存儲(chǔ)器。此外，因?yàn)楫悩?gòu)存儲(chǔ)器系統(tǒng)內(nèi)的同構(gòu)存儲(chǔ)器耦合到相同總線互連，所以異構(gòu)存儲(chǔ)器系統(tǒng)的提供對(duì)于存儲(chǔ)器存取請(qǐng)求的請(qǐng)求裝置來(lái)說(shuō)可是透明的。換句話說(shuō)，請(qǐng)求裝置可提供并不需要針對(duì)存儲(chǔ)器請(qǐng)求的先驗(yàn)知識(shí)或特殊設(shè)定的存儲(chǔ)器存取請(qǐng)求。這可具有不需要采用本文中所揭示的異構(gòu)存儲(chǔ)器系統(tǒng)的基于處理器的系統(tǒng)和/或經(jīng)由所述基于處理器的系統(tǒng)中的總線互連提供存儲(chǔ)器存取請(qǐng)求的請(qǐng)求裝置中的架構(gòu)改變的額外優(yōu)點(diǎn)。
[0008]在另一實(shí)施例中，提供用于將存儲(chǔ)器存取請(qǐng)求路由到基于處理器的系統(tǒng)中的異構(gòu)存儲(chǔ)器系統(tǒng)的總線互連仲裁器。所述總線互連仲裁器包括用于在總線互連中從請(qǐng)求裝置接收存儲(chǔ)器存取請(qǐng)求的裝置。所述總線互連仲裁器還包括用于確定多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的一存儲(chǔ)器存取請(qǐng)求策略的裝置，所述多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的每一異構(gòu)存儲(chǔ)器存取請(qǐng)求策略對(duì)應(yīng)于耦合到總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)內(nèi)的同構(gòu)存儲(chǔ)器?？偩€互連仲裁器還包括用于將存儲(chǔ)器存取請(qǐng)求路由到對(duì)應(yīng)于所確定的存儲(chǔ)器存取請(qǐng)求策略的耦合到總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)中的同構(gòu)存儲(chǔ)器的裝置。
[0009]在另一實(shí)施例中，提供耦合到基于處理器的系統(tǒng)中的總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)。異構(gòu)存儲(chǔ)器系統(tǒng)包括存儲(chǔ)器控制器，其經(jīng)配置以在總線互連中接收存儲(chǔ)器存取請(qǐng)求，所述存儲(chǔ)器控制器具有第一存儲(chǔ)器信道和第二存儲(chǔ)器信道。第一同構(gòu)存儲(chǔ)器耦合到存儲(chǔ)器控制器的第一存儲(chǔ)器信道，其中所述第一同構(gòu)存儲(chǔ)器包括易失性存儲(chǔ)器。第二同構(gòu)存儲(chǔ)器耦合到存儲(chǔ)器控制器的第二存儲(chǔ)器信道，其中所述第二同構(gòu)存儲(chǔ)器包括總線互連中的非易失性存儲(chǔ)器。所述存儲(chǔ)器控制器進(jìn)一步經(jīng)配置以將存儲(chǔ)器存取請(qǐng)求路由到第一同構(gòu)存儲(chǔ)器或第二同構(gòu)存儲(chǔ)器。
[0010]在另一實(shí)施例中，提供耦合到基于處理器的系統(tǒng)中的總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)。所述異構(gòu)存儲(chǔ)器系統(tǒng)包含存儲(chǔ)器控制器。存儲(chǔ)器控制器包括用于在總線互連中接收存儲(chǔ)器存取請(qǐng)求的裝置，所述存儲(chǔ)器控制器具有第一存儲(chǔ)器信道和第二存儲(chǔ)器信道。存儲(chǔ)器控制器還包括用于在總線互連中將存儲(chǔ)器存取請(qǐng)求路由到耦合到存儲(chǔ)器控制器的第一存儲(chǔ)器信道的第一同構(gòu)存儲(chǔ)器或耦合到存儲(chǔ)器控制器的第二存儲(chǔ)器信道的第二同構(gòu)存儲(chǔ)器的裝置，其中所述第一同構(gòu)存儲(chǔ)器包括易失性存儲(chǔ)器，其中所述第二同構(gòu)存儲(chǔ)器包括非易失性存儲(chǔ)器。
[0011]在另一實(shí)施例中，提供基于處理器的系統(tǒng)。所述基于處理器的系統(tǒng)包括耦合到至少一個(gè)請(qǐng)求裝置的總線互連。所述總線互連包括經(jīng)配置以將所接收的存儲(chǔ)器存取請(qǐng)求從所述至少一個(gè)請(qǐng)求裝置路由到異構(gòu)存儲(chǔ)器系統(tǒng)的總線互連仲裁器?；谔幚砥鞯南到y(tǒng)還包括耦合到總線互連的第一同構(gòu)存儲(chǔ)器系統(tǒng)，其中所述第一同構(gòu)存儲(chǔ)器系統(tǒng)包括易失性存儲(chǔ)器。所述基于處理器的系統(tǒng)進(jìn)一步包括耦合到總線互連的第二同構(gòu)存儲(chǔ)器系統(tǒng)，其中所述第二同構(gòu)存儲(chǔ)器系統(tǒng)包括非易失性存儲(chǔ)器。總線互連仲裁器經(jīng)配置以在總線互連中從所述至少一個(gè)請(qǐng)求裝置接收存儲(chǔ)器存取請(qǐng)求。所述總線互連仲裁器還經(jīng)配置以確定多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的一存儲(chǔ)器存取請(qǐng)求策略，所述多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的每一異構(gòu)存儲(chǔ)器存取請(qǐng)求策略對(duì)應(yīng)于耦合到總線互連的第一同構(gòu)存儲(chǔ)器系統(tǒng)或第二同構(gòu)存儲(chǔ)器系統(tǒng)?？偩€互連仲裁器進(jìn)一步經(jīng)配置以將存儲(chǔ)器存取請(qǐng)求路由到對(duì)應(yīng)于所確定的存儲(chǔ)器存取請(qǐng)求策略的耦合到總線互連的所述第一同構(gòu)存儲(chǔ)器系統(tǒng)或所述第二同構(gòu)存儲(chǔ)器系統(tǒng)當(dāng)中的同構(gòu)存儲(chǔ)器。
[0012]在另一實(shí)施例中，提供用于將存儲(chǔ)器存取請(qǐng)求路由到基于處理器的系統(tǒng)中的異構(gòu)存儲(chǔ)器系統(tǒng)的總線互連仲裁器的方法。所述方法包括在總線互連中從請(qǐng)求裝置接收存儲(chǔ)器存取請(qǐng)求。所述方法還包括確定多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的一存儲(chǔ)器存取請(qǐng)求策略，所述多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的每一異構(gòu)存儲(chǔ)器存取請(qǐng)求策略對(duì)應(yīng)于耦合到總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)內(nèi)的同構(gòu)存儲(chǔ)器。所述方法還包括將存儲(chǔ)器存取請(qǐng)求路由到對(duì)應(yīng)于存儲(chǔ)器存取請(qǐng)求策略的耦合到總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)中的同構(gòu)存儲(chǔ)器。
[0013]在另一實(shí)施例中，提供具有存儲(chǔ)于其上的計(jì)算機(jī)可執(zhí)行指令的計(jì)算機(jī)可讀媒體，所述計(jì)算機(jī)可執(zhí)行指令致使用于將存儲(chǔ)器存取請(qǐng)求路由到基于處理器的系統(tǒng)中的異構(gòu)存儲(chǔ)器系統(tǒng)的總線互連仲裁器在總線互連中從請(qǐng)求裝置接收存儲(chǔ)器存取請(qǐng)求。所述計(jì)算機(jī)可執(zhí)行指令經(jīng)配置以致使總線互連仲裁器確定多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的一存儲(chǔ)器存取請(qǐng)求策略，所述多個(gè)異構(gòu)存儲(chǔ)器存取請(qǐng)求策略當(dāng)中的每一異構(gòu)存儲(chǔ)器存取請(qǐng)求策略對(duì)應(yīng)于耦合到總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)內(nèi)的同構(gòu)存儲(chǔ)器。計(jì)算機(jī)可執(zhí)行指令進(jìn)一步經(jīng)配置以致使總線互連仲裁器將存儲(chǔ)器存取請(qǐng)求路由到對(duì)應(yīng)于存儲(chǔ)器存取請(qǐng)求策略的耦合到總線互連的異構(gòu)存儲(chǔ)器系統(tǒng)中的同構(gòu)存儲(chǔ)器。
【附圖說(shuō)明】
[0014]圖1為包含異構(gòu)存儲(chǔ)器系統(tǒng)的示范性基于處理器的系統(tǒng)的框圖，所述異構(gòu)存儲(chǔ)器系統(tǒng)能夠針對(duì)經(jīng)由總線互連發(fā)送的來(lái)自主控裝置的存儲(chǔ)器存取請(qǐng)求提供異構(gòu)存儲(chǔ)器存?。?br>[0015]圖2為說(shuō)明用以確定針對(duì)存儲(chǔ)器存取請(qǐng)求在異構(gòu)存儲(chǔ)器系統(tǒng)中利用哪一存儲(chǔ)器的示范性存儲(chǔ)器存取請(qǐng)求策略的示范性異構(gòu)存儲(chǔ)器存取請(qǐng)求(MAR)策略圖表；
[0016]圖3為說(shuō)明針對(duì)包含但不限于圖1的基于處理器的系統(tǒng)的基于處理器的系統(tǒng)中的異構(gòu)存儲(chǔ)器系統(tǒng)的存儲(chǔ)器存取請(qǐng)求的示范性處理的流程圖；
[0017]圖4為包含采用多個(gè)存儲(chǔ)器控制器的異構(gòu)存儲(chǔ)器系統(tǒng)的另一示范性基于處理器的系統(tǒng)的框圖，所述多個(gè)存儲(chǔ)器控制器的每一者控制針對(duì)存儲(chǔ)器存取請(qǐng)求到異構(gòu)存儲(chǔ)器系統(tǒng)中的同構(gòu)存儲(chǔ)器的存??；
[0018]圖5為包含參與存儲(chǔ)器存取請(qǐng)求從多個(gè)請(qǐng)求裝置到異構(gòu)存儲(chǔ)器系統(tǒng)的傳送和處理的總線互連仲裁器的示范性電路的框圖；
[0019]圖6為用于處理針對(duì)從包含異構(gòu)存儲(chǔ)器系統(tǒng)的基于處理器的系統(tǒng)中的主控裝置接收的存儲(chǔ)器存取請(qǐng)求的存儲(chǔ)器存取請(qǐng)求策略初始化的示范性過程的流程圖；
[0020]圖7為用于處理針對(duì)包含但不限于圖1和4的基于處理器的系統(tǒng)的基于處理器的系統(tǒng)中的異構(gòu)存儲(chǔ)器系統(tǒng)的存儲(chǔ)器存取請(qǐng)求的更詳細(xì)示范性過程的流程圖；
[0021]圖8A為用于指示操作存儲(chǔ)器存取請(qǐng)求模式的示范性狀態(tài)指示符；
[0022]圖SB為由主控裝置利用以獲得存儲(chǔ)器存取請(qǐng)求策略初始化的示范性異構(gòu)存儲(chǔ)器存取請(qǐng)求(MAR)策略消息塊；
[0023]圖8C為用于存儲(chǔ)存儲(chǔ)器存取請(qǐng)求策略的示范性異構(gòu)存儲(chǔ)器存取請(qǐng)求(MAR)策略圖表；
[0024]圖9A為由主控裝置提供到包含異構(gòu)存儲(chǔ)器系統(tǒng)的基于處理器的系統(tǒng)中的總線互連的示范性存儲(chǔ)器存取請(qǐng)求(MAR)消息塊的圖；
[0025]圖9B為在總線互連中采用用于路由包含異構(gòu)存儲(chǔ)器系統(tǒng)的基于處理器的系統(tǒng)中的存儲(chǔ)器存取請(qǐng)求的示范性存儲(chǔ)器存取請(qǐng)求(MAR)隊(duì)列的圖；
[0026]圖10為用于處理針對(duì)異構(gòu)存儲(chǔ)器系統(tǒng)中的存儲(chǔ)器存取寫入請(qǐng)求的靜態(tài)存儲(chǔ)器存取請(qǐng)求策略的示范性過程的流程圖；
[0027]圖1lA為用于處理針對(duì)異構(gòu)存儲(chǔ)器系統(tǒng)中的存儲(chǔ)器存取請(qǐng)求的動(dòng)態(tài)存儲(chǔ)器存取寫入請(qǐng)求策略的示范性過程的流程圖；
[0028]圖1lB為用于在確定圖1lA的示范性過程中不存在有效的動(dòng)態(tài)存儲(chǔ)器存取請(qǐng)求策略簡(jiǎn)檔的情況下處理針對(duì)異構(gòu)存儲(chǔ)器系統(tǒng)中的存儲(chǔ)器存取請(qǐng)求的默認(rèn)存儲(chǔ)器存取寫入請(qǐng)求策略的示范性過程的流程圖；
[0029]圖12為用于處理包含異構(gòu)存儲(chǔ)器系統(tǒng)的基于處理器的