Fpga功率管理系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種FPGA(現(xiàn)場可編程門陣列)功率管理系統(tǒng)。本發(fā)明具體涉及一種適于協(xié)同設(shè)計的FPGA和FPGA的功率管理的FPGA功率系統(tǒng)管理。
【背景技術(shù)】
[0002]在許多電子裝置中，F(xiàn)PGA利用諸如其在設(shè)計工藝中的處理功率、可再配置性以及靈活性等方面被廣泛使用于各種任務(wù)。此外，在FPGA電路配置中的設(shè)計取舍影響功耗、數(shù)據(jù)吞吐量以及處理速度。雖然門的數(shù)量與特征操作持續(xù)增加，但是FPGA消耗顯著且漸增的電量。因此，當使用FPGA設(shè)計電路時，適當設(shè)計系統(tǒng)來提供足夠的功率及冷卻以確保正確操作是重要的。然而，現(xiàn)今的超大功率及冷卻導致功率損失增加和整體系統(tǒng)的性能降低。
[0003]現(xiàn)有技術(shù)系統(tǒng)已經(jīng)通過辨別相較于基準時鐘的空閑時間解決了自動調(diào)整信號處理電路的Vdd的問題(例如US7117378，Adaptive voltage scaling digital processingcomponent and method of operating the same)。然而，F(xiàn)PGA系統(tǒng)設(shè)計者無法將此應(yīng)用于理解如何針對功耗或性能來優(yōu)化系統(tǒng)。例如，這種方法將針對目標時鐘頻率來優(yōu)化Vdd，但是FPGA系統(tǒng)設(shè)計者將得益于知曉隨時間推移的功耗分布，并且可以使用該信息來告知包含F(xiàn)PGA的系統(tǒng)的設(shè)計工藝。上述的現(xiàn)有技術(shù)并未解決此重要問題。
[0004]確定用于告知包含F(xiàn)PGA的系統(tǒng)的設(shè)計工藝的功耗信息的現(xiàn)有技術(shù)方法是使用基于軟件的設(shè)計估算算法來估計功耗，其準確性受限。
[0005]現(xiàn)有技術(shù)的分析器(profiler)受限于，在基于FPGA的軟件處理器上分析用于執(zhí)行代碼段的循環(huán)計數(shù)。典型的示例公開于:2011年9月*M.Aldham、J.H.Anderson、S.BrownW及A.Canis在加州圣塔莫尼卡的關(guān)于特定應(yīng)用的系統(tǒng)、體系結(jié)構(gòu)和處理器(ASAP)的IEEE國際會議中發(fā)表的〃Low-Cost Hardware Profiling of Run-Time and Energy in FPGAEmbedded Processors"。使用這種技術(shù)無法得到對應(yīng)于各個代碼段的準確功率分布。功率測量電路的添加可能增加不想要的功率損失。
[0006]管理使用FPGA的系統(tǒng)中的功率涉及對各種負載點(POL)穩(wěn)壓器和低壓差(LDO)穩(wěn)壓器的有限的、集中的功率管理，這些功率管理在系統(tǒng)的功率管理方面有少量或沒有交互、通信或處理，例如:2008年11 月，Altera提出的Voltage Regulator Select1n for FPGAs(用于FPGA的穩(wěn)壓器選擇)，白皮書，1.0版。因此，使用協(xié)同設(shè)計方法優(yōu)化這種系統(tǒng)的能力被限制。

【發(fā)明內(nèi)容】

[0007]因此，需要的是一種解決方案，由此在其電路和系統(tǒng)中應(yīng)用FPGA的設(shè)計者可以實時準確獲取FPGA功耗，并且被提供有采用通過硬件-固件-功率協(xié)同設(shè)計的方法來優(yōu)化系統(tǒng)的功耗的步驟所需的信息與數(shù)據(jù)。
[0008]該解決方案利用根據(jù)獨立系統(tǒng)權(quán)利要求的FPGA功率管理系統(tǒng)來實現(xiàn)。從屬權(quán)利要求涉及本發(fā)明的其它方面。
[0009]本發(fā)明涉及一種FPGA功率管理系統(tǒng)，其包括主功率管理集成電路，其經(jīng)由FPGA配置/監(jiān)測總線連接至FPGA的系統(tǒng)功率控制模塊，并且經(jīng)由功率配置/監(jiān)測總線連接至計算裝置。
[0010]主功率管理集成電路包括配置與監(jiān)測模塊，其被配置為與FPGA系統(tǒng)控制模塊及計算裝置進行配置/監(jiān)測信號的往返通信。主功率管理集成電路還包括至少一個穩(wěn)壓器，其用于根據(jù)通過配置與監(jiān)測模塊通信的功率配置信號向FPGA電源軌提供輸出電壓。主功率管理集成電路還包括功率分析器，其被配置為測量FPGA電源軌上的輸出電流，并將該輸出電流提供至配置與監(jiān)測模塊。
[0011]FPGA系統(tǒng)控制模塊被配置為協(xié)調(diào)和執(zhí)行FPGA與主功率管理集成電路之間所需通信的傳輸。
[0012]計算裝置包括用于FPGA操作的監(jiān)測和控制方面的顯示器和輸入裝置。
[0013]監(jiān)測方面可以包括FPGA電源軌上的動態(tài)及平均電流消耗。
[0014]出于該目的，功率分析器可以被配置為向配置與監(jiān)測模塊逐周期地提供動態(tài)電流測量值和平均電流。
[0015]因此，F(xiàn)PGA系統(tǒng)設(shè)計者可以在FPGA配置/監(jiān)測總線以及功率配置監(jiān)測總線上配置FPGA電路及電源，并且通過使用連接有監(jiān)視器和輸入裝置的計算裝置來監(jiān)測系統(tǒng)操作。
[0016]作為協(xié)同設(shè)計的方法，F(xiàn)PGA系統(tǒng)設(shè)計者因而能夠監(jiān)測諸如電源軌的動態(tài)及平均電流消耗的FPGA操作的多方面。
[0017]協(xié)同設(shè)計方面涉及為了改變FPGA配置或功率而作用于所接收到的信息的FPGA系統(tǒng)設(shè)計者。例如，F(xiàn)PGA系統(tǒng)設(shè)計者可以比較FPGA中的功能的兩個實施方式的功率分布;一個實施方式在FPGA上的軟件處理核上的固件中實現(xiàn);另一個實施方式被實現(xiàn)為FPGA上的時鐘寄存器和邏輯，并且可基于優(yōu)選的功耗或功率分布選擇一個或另一個實施方式作為最終實現(xiàn)方式。用這種方法，可以優(yōu)化FPGA的熱和功率需求。
[0018]此外，F(xiàn)PGA系統(tǒng)設(shè)計者可以使用該信息從不同的時鐘頻率決定FPGA電路的時鐘部分，以優(yōu)化功率和執(zhí)行速度。此外，F(xiàn)PGA系統(tǒng)設(shè)計者可以針對較低或較高的電壓電平來配置電源，以便優(yōu)化功率和執(zhí)行速度。用這種方法，協(xié)同設(shè)計方法使FPGA系統(tǒng)設(shè)計者能夠基于提供給FPGA系統(tǒng)設(shè)計者的反饋來優(yōu)化FPGA設(shè)計的功率和配置，以符合設(shè)計目標。
[0019]FPGA功率管理系統(tǒng)可以被集成在包括FPGA設(shè)計工具和功率設(shè)計工具的協(xié)同設(shè)計環(huán)境中。該FPGA設(shè)計工具和功率設(shè)計工具可以同時運行或在相同的環(huán)境中運行或在連接有監(jiān)視器和輸入裝置的計算裝置上的應(yīng)用程序中運行。
[0020]FPGA功率管理系統(tǒng)可以在對例如可以在終端產(chǎn)品的使用期限內(nèi)動態(tài)實現(xiàn)的固件升級的限制內(nèi)自動調(diào)整。
[0021]本發(fā)明的一個方面涉及優(yōu)化的發(fā)電。FPGA的系統(tǒng)功率控制模塊可以通過向主功率管理集成電路提供功率需求信息進一步優(yōu)化能量效率，其可以將功率級調(diào)整至實際需求。當預(yù)先知道實際功率需求時，主功率管理集成電路可以提前準備功率需求。這可以導致額外的節(jié)能。反之亦然，F(xiàn)PGA裝置可以執(zhí)行系統(tǒng)功率管理和系統(tǒng)功率優(yōu)化。FPGA的系統(tǒng)功率控制模塊可以是軟模塊或硬模塊。
[0022]本發(fā)明的一個方面涉及計算裝置。在連接有監(jiān)視器和輸入裝置的計算裝置上執(zhí)行的代碼可以通過顯示用于FPGA和功率控制器的配置的提醒及建議值來引導FPGA系統(tǒng)設(shè)計者，以便優(yōu)化系統(tǒng)參數(shù)，諸如功率損失或熱耗散。
[0023]在另一實施方式中，所述代碼可以自動調(diào)整FPGA和功率控制器的配置。
【附圖說明】
[0024]通過示例性實施方式并參照附圖，在下文中更詳細地描述根據(jù)本發(fā)明的FPGA功率管理系統(tǒng)，其中:
[0025]圖1示出了FPGA功率管理系統(tǒng)的框圖；
[0026]圖2示出了主功率管理集成電路的框圖；以及
[0027]圖3示出了從功率管理集成電路的框圖。
【具體實施方式】
[0028]圖3示出了根據(jù)本發(fā)明的多方面的FPGA功率管理系統(tǒng)的實施方式。在優(yōu)選實施方式中，F(xiàn)PGA系統(tǒng)設(shè)計者在各個總線14、15、16、17上配置FPGA電路12以及電源19、110、111、112、113、114，并且通過使用連接有監(jiān)測器和輸入裝置的計算裝置13來監(jiān)測系統(tǒng)操作