多核dsp中支持軟硬件數(shù)據(jù)一致性的處理方法及系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明實(shí)施例涉及DSP體系結(jié)構(gòu)技術(shù)領(lǐng)域，尤其涉及一種多核DSP中支持軟硬件數(shù) 據(jù)一致性的處理方法與系統(tǒng)。
【背景技術(shù)】
[0002] 從數(shù)字信號(hào)處理(Digital Signal Processing，簡(jiǎn)稱DSP)體系結(jié)構(gòu)的發(fā)展歷史和 應(yīng)用場(chǎng)景來(lái)看，一般認(rèn)為，DSP在用戶易用性和可編程性方面的要求要略微弱于CPU，在高功 效性方面的要求要強(qiáng)于CPU。當(dāng)前，DSP已經(jīng)進(jìn)入多核時(shí)代，盡管和傳統(tǒng)的多核CPU-樣，多核 DSP-般通過(guò)多級(jí)緩存(Cache)機(jī)制來(lái)緩解存儲(chǔ)墻問(wèn)題，但是在是否采用CPU中的監(jiān)聽(tīng)、目錄 等完整的硬件數(shù)據(jù)一致性機(jī)制方面，不同的DSP廠商還存在分歧。
[0003] 一方面，以德州儀器為代表的傳統(tǒng)DSP廠商采用的是軟件管理的數(shù)據(jù)一致性機(jī)制， 這種機(jī)制和傳統(tǒng)DSP中需要程序員負(fù)責(zé)數(shù)據(jù)的搬移、擺放，從而提高訪存的精確性和效率的 方法是一脈相承的。在該機(jī)制中，DSP硬件僅支持少量的支持區(qū)間可配置的Cache寫(xiě)回、無(wú)效 等操作，調(diào)用的時(shí)機(jī)和如何配置則交給了程序員。這種機(jī)制既避免了硬件數(shù)據(jù)一致性機(jī)制 的復(fù)雜的面積時(shí)序開(kāi)銷，又使得程序員能夠在核間的數(shù)據(jù)需要共享時(shí)進(jìn)行精確的管理，提 高訪存效率。然而，該機(jī)制一個(gè)明顯的缺陷是增加了程序員的工作量。
[0004] 另一方面，以Tensilica、CEVA等為代表的新興DSP廠商在多核DSP設(shè)計(jì)中則采用了 硬件數(shù)據(jù)一致性機(jī)制。在這種方案中，數(shù)據(jù)的一致性由硬件自動(dòng)維護(hù)，程序員不需要過(guò)多參 與多核之間數(shù)據(jù)的生產(chǎn)消費(fèi)過(guò)程。然而，由于程序員無(wú)法精確控制數(shù)據(jù)的生產(chǎn)消費(fèi)的過(guò) 程，在一些情況下會(huì)造成效率的降低。如在不需要數(shù)據(jù)共享的區(qū)域，DSP依然會(huì)按照硬件機(jī) 制本身進(jìn)行查詢并發(fā)送偵聽(tīng)請(qǐng)求等操作，這將會(huì)帶來(lái)效率方面的損失。此外，由于硬件機(jī)制 是按照Cache行的粒度進(jìn)行數(shù)據(jù)一致性維護(hù)的，天然適合少量數(shù)據(jù)多次共享的情況，在大批 量數(shù)據(jù)集中共享的情形下，包含過(guò)多的查詢、偵聽(tīng)等請(qǐng)求的硬件數(shù)據(jù)一致性機(jī)制和程序員 主動(dòng)管理的方案(軟件數(shù)據(jù)一致性機(jī)制)相比也會(huì)有效率方面的損失。
[0005] 目前存在的兩種多核DSP數(shù)據(jù)一致性機(jī)制各有利弊，尚缺乏一種數(shù)據(jù)一致性機(jī)制 能夠在兩種方案中靈活切換、兼具兩種方案優(yōu)點(diǎn)的多核DSP存儲(chǔ)通路的技術(shù)解決方案。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明提供的一種多核DSP中支持軟硬件數(shù)據(jù)一致性的處理方法與系統(tǒng)，可以實(shí) 現(xiàn)在根據(jù)數(shù)據(jù)共享的程度而選擇在軟件數(shù)據(jù)一致性和硬件數(shù)據(jù)一致性之間靈活切換，兼具 兩種方案優(yōu)點(diǎn)。
[0007] 本發(fā)明提供的一種多核DSP中支持軟硬件數(shù)據(jù)一致性的處理方法包括：
[0008] 在多核數(shù)字信號(hào)處理器DSP結(jié)構(gòu)中增加地址范圍寄存器組ABR，所述ABR的內(nèi)容和 多個(gè)一級(jí)數(shù)據(jù)緩存L1DC通過(guò)多級(jí)寄存器的直連；
[0009] 在所述L1DC中增加判斷/發(fā)送邏輯JSL，所述JSL根據(jù)所述ABR的內(nèi)容、當(dāng)前請(qǐng)求或 替換請(qǐng)求的屬性信息，生成不同的請(qǐng)求命令經(jīng)過(guò)片上網(wǎng)絡(luò)分流發(fā)送給最后一級(jí)緩存LLC;
[0010] 在所述LLC中建立一致性流水線MCP，根據(jù)預(yù)先設(shè)置的請(qǐng)求命令的處理規(guī)則，對(duì)所 述MCP中對(duì)接收到的分流過(guò)來(lái)的不同請(qǐng)求命令進(jìn)行處理以選擇采用軟件一致性協(xié)議管理 或者采用硬件一致性協(xié)議管理。
[0011] 在上述方案的基礎(chǔ)上，進(jìn)一步地，所述ABR包括：
[0012] 硬件一致性基地址寄存器HCBAR;
[0013] 硬件一致性字長(zhǎng)度寄存器HCWCR;
[0014]硬件一致性區(qū)域使能寄存器HCRER;
[0015] 其中所述HCBAR和HCWCR的寬度H等于系統(tǒng)的地址總線的位寬，所述HCRER的有效位 為1位，其它為保留位；
[0016] 用戶通過(guò)配置總線配置上述三個(gè)寄存器設(shè)置采用硬件一致性管理的空間的起始 地址、長(zhǎng)度和使能位。
[0017] 在上述方案的基礎(chǔ)上，進(jìn)一步地，所述用戶通過(guò)配置總線配置上述三個(gè)寄存器設(shè) 置采用硬件一致性管理的空間的起始地址、長(zhǎng)度和使能位包括：
[0018] 第一步，寫(xiě)寄存器HCBAR，寫(xiě)入的內(nèi)容表示采用硬件一致性管理的空間的起始地 址；
[0019] 第二步，寫(xiě)寄存器HCWCR，寫(xiě)入的內(nèi)容表示采用硬件一致性管理的空間的長(zhǎng)度；
[0020] 第三步，將寄存器HCRER的最低位寫(xiě)1;
[0021] 其中，
[0022] 空間的起始地址要和LLC的緩存長(zhǎng)度的邊界對(duì)齊，硬件一致性字長(zhǎng)度是LLC的緩存 行包含字?jǐn)?shù)的整倍數(shù)；
[0023] 定義Vhcrer為HCRER寄存器的內(nèi)容，則當(dāng)Vhcrer的最低位為1時(shí)，Vhcrer到Vhcrer+4*Vhcrer 的空間為采用硬件一致性協(xié)議管理的地址空間。
[0024] 在上述方案的基礎(chǔ)上，進(jìn)一步地，所述當(dāng)前請(qǐng)求或替換請(qǐng)求的屬性信息包括：地 址、命中和缺失彳目息。
[0025]在上述方案的基礎(chǔ)上，進(jìn)一步地，在軟件一致性協(xié)議管理和硬件一致性協(xié)議管理 之間的轉(zhuǎn)換處理方法，包括：
[0026]第一步，將包含被轉(zhuǎn)換的地址區(qū)域的所有的L1DC的緩存行寫(xiě)回并無(wú)效；
[0027]第二步，將包含被轉(zhuǎn)換的地址區(qū)域的所有的LLC的緩存行寫(xiě)回并無(wú)效；
[0028]第三步，設(shè)置ASR寄存器，設(shè)置新的采用硬件或者軟件一致性協(xié)議的地址區(qū)間。 [0029]本發(fā)明還提供一種多核DSP中支持軟硬件數(shù)據(jù)一致性的系統(tǒng)，包括：
[0030]各DSP內(nèi)核內(nèi)的一級(jí)數(shù)據(jù)緩存L1DC中設(shè)置判斷/發(fā)送邏輯JSL，用于根據(jù)所述ABR的 內(nèi)容、當(dāng)前請(qǐng)求或替換請(qǐng)求的屬性信息，生成不同的請(qǐng)求命令經(jīng)過(guò)片上網(wǎng)絡(luò)分流發(fā)送給最 后一級(jí)緩存LLC;
[0031] 地址范圍寄存器組ABR，所述ABR的內(nèi)容和多個(gè)一級(jí)數(shù)據(jù)緩存L1DC通過(guò)多級(jí)寄存器 的直連；
[0032]最后一級(jí)緩存LLC，在所述LLC中設(shè)置一致性流水線MCP，用于根據(jù)預(yù)先設(shè)置的請(qǐng)求 命令的處理規(guī)則，對(duì)所述MCP中對(duì)接收到的分流過(guò)來(lái)的不同請(qǐng)求命令進(jìn)行處理以選擇采用 軟件一致性協(xié)議管理或者采用硬件一致性協(xié)議管理；
[0033]外部存儲(chǔ)器控制器，與所述LLC連接；
[0034] 在上述技術(shù)方案的基礎(chǔ)上，進(jìn)一步地，所述ABR包括：
[0035] 硬件一致性基地址寄存器HCBAR;
[0036] 硬件一致性字長(zhǎng)度寄存器HCWCR;
[0037] 硬件一致性區(qū)域使能寄存器HCRER;
[0038] 其中所述HCBAR和HCWCR的寬度H等于系統(tǒng)的地址總線的位寬，所述HCRER的有效位 為1位，其它為保留位；
[0039]用戶通過(guò)配置總線配置上述三個(gè)寄存器設(shè)置采用硬件一致性管理的空間的起始 地址、長(zhǎng)度和使能位。
[0040] 本發(fā)明實(shí)施例提供的一種多核DSP中支持軟硬件數(shù)據(jù)一致性的處理方法與系統(tǒng)具 有以下優(yōu)點(diǎn)：
[0041] (1)兼具軟件數(shù)據(jù)一致性方案和硬件數(shù)據(jù)一致性方案的優(yōu)點(diǎn)，使用本發(fā)明程序員 既可以將不需要共享或需要少量共享的數(shù)據(jù)設(shè)置為采用軟件數(shù)據(jù)一致性協(xié)議管理，提高數(shù) 據(jù)訪問(wèn)效率，又可以將需要多次共享的變量采用硬件一致性協(xié)議管理，由硬件自動(dòng)維護(hù)數(shù) 據(jù)的一致性，減少自己的編程工作量。
[0042] (2)硬件開(kāi)銷小。本發(fā)明提出的機(jī)制，相對(duì)于傳統(tǒng)的采用硬件一致性協(xié)議的機(jī)制， 增加的硬件不多，對(duì)時(shí)序、面積和功耗的影響都比較小。
[0043] (3)用戶使用方便。本發(fā)明提供的控制寄存器使得用戶可以靈活地設(shè)置采用硬件 一致性協(xié)議地址區(qū)間，本發(fā)明提供了地址區(qū)間在采用軟件一致性方案和硬件一致性方案轉(zhuǎn) 換時(shí)的流程。用戶使用和切換時(shí)均比較靈活方便。
【附圖說(shuō)明】
[0044] 為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作一簡(jiǎn)單地介紹。
[0045]圖1為本發(fā)明多核DSP中支持軟硬件數(shù)據(jù)一致性的處理方法的實(shí)施例的流程圖； [0046]圖2是地址范圍寄存器組ABR示意圖；
[0047]圖3為本發(fā)明多核DSP中支持軟硬件數(shù)據(jù)一致性的處理系統(tǒng)的實(shí)施例架構(gòu)圖；
[0048]圖4為圖3中L1DC的判斷/發(fā)送邏輯處理讀寫(xiě)請(qǐng)求執(zhí)行流程圖；
[0049]圖5為圖3中L1DC的判斷/發(fā)送邏輯處理行替換請(qǐng)求的流程圖；
[0050] 圖6為圖3中LLC的混合一致性流水線(MCP)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0051] 為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例 中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。
[0052]圖1為本發(fā)明多核DSP中支持軟硬件數(shù)據(jù)一致性的處理方法的實(shí)施例一的流程圖， 如圖1所示，該方法包括：
[0053] 步驟101、在多核數(shù)字信號(hào)處理器DSP結(jié)構(gòu)中增加地址范圍寄存器組（Address Bound Registers，簡(jiǎn)稱ABR)，所述ABR