非易失性半導(dǎo)體存儲裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及非易失性半導(dǎo)體存儲裝置，涉及用于消除存儲器單元陣列和參考單元陣列的驅(qū)動負(fù)載電容的不匹配的配置構(gòu)成以及電路構(gòu)成。
【背景技術(shù)】
[0002]近年來，伴隨著電子設(shè)備、尤其是移動電話(智能手機(jī))、便攜式音樂播放器、數(shù)碼相機(jī)、平板終端等的需求增加，非易失性半導(dǎo)體存儲裝置的需求不斷提高，實現(xiàn)大容量化、小型化、快速改寫、快速讀出、低消耗動作的技術(shù)開發(fā)正在積極開展。
[0003]目前主打的非易失性存儲器為閃存，但改寫時間為微秒或毫秒級，從而成為阻礙搭載有非易失性存儲器的成套設(shè)備的性能提升的要因。
[0004]近年來，與閃存相比可實現(xiàn)快速.低消耗改寫的新的非易失性存儲器的開發(fā)正在積極開展。例如有將變阻型元件用作存儲元件的變阻型存儲器(ReRAM:Resistive RandomAccess Memory)等。變阻型存儲器可以實現(xiàn)改寫時間為納秒級這樣的快速改寫，而且改寫時所需的電壓在閃存中需要1V以上，但在變阻型存儲器中能夠?qū)崿F(xiàn)1.8V左右的改寫，從而可以實現(xiàn)非易失性存儲器的低耗電化。
[0005]在專利文獻(xiàn)I以及非專利文獻(xiàn)I中公開了變阻型存儲器的讀出電路構(gòu)成。變阻型存儲器的存儲器單元通過變阻元件和單元晶體管的串聯(lián)連接來構(gòu)成。變阻元件根據(jù)保存數(shù)據(jù)(“O”數(shù)據(jù)、“I”數(shù)據(jù))而在例如1ΚΩ?1ΜΩ的電阻值的范圍內(nèi)被設(shè)定為低電阻值或高電阻值，由此來存儲數(shù)據(jù)。利用在變阻元件的電阻值為低電阻的情況下存儲器單元電流變大、在變阻元件的電阻值為高電阻的情況下存儲器單元電流變小的特性，由讀出放大器電路在讀出動作時探測該存儲器單元電流差異，從而讀出被保存在存儲器單元中的數(shù)據(jù)。
[0006]在此，為了由讀出放大器電路來判定存儲器單元電流的大小，使用了用于生成基準(zhǔn)電流的參考單元。讀出放大器電路通過比較存儲器單元電流和參考單元電流，來判定保存在存儲器單元中的數(shù)據(jù)。參考單元通過例如多晶硅電阻元件所形成的固定電阻元件和單元晶體管的串聯(lián)連接來構(gòu)成。將參考單元的固定電阻元件的電阻值設(shè)定為對存儲器單元的變阻元件設(shè)定的低電阻值和高電阻值的中間值，從而讀出動作時的參考單元電流成為“O”數(shù)據(jù)和“I”數(shù)據(jù)的存儲器單元電流的中間值的電流值，因此讀出放大器電路可以判定保存在存儲器單元中的數(shù)據(jù)。
[0007]存儲器單元和讀出放大器利用位線來連接，參考單元和讀出放大器利用參考位線來連接。為了比較單元電流和參考單元電流來進(jìn)行讀出，需要使位線和參考位線的負(fù)載電阻相匹配。為此，首先需要使位線和參考位線的布線寬度、布線長度變?yōu)橄嗤?。但是，由于位線連接有多個存儲器單元，相對于此，參考位線僅連接有參考單元，因此只是使布線寬度、布線長度變?yōu)橄嗤?，?fù)載電阻會相差較大。作為其解決方法，一般為通過將虛擬的存儲器單元連接至參考位線從而使參考位線的負(fù)載電阻與位線相匹配的方法。并且，為了進(jìn)行高效的布局，一般在存儲器單元陣列內(nèi)配置參考位線的虛擬存儲器單元。在此情況下，為了確保存儲器單元陣列內(nèi)的圖案均勻性，在虛擬存儲器單元中也設(shè)置變阻元件。
[0008]此外，在變阻型存儲器等中，為了能夠使變阻元件切換為高電阻狀態(tài)和低電阻狀態(tài)，最初需要進(jìn)行被稱為賦能(forming)的動作。在賦能中，向變阻元件施加比通常的改寫高的電壓。由此，在賦能前為超高電阻狀態(tài)的變阻元件可切換為高電阻狀態(tài)和低電阻度狀
??τ O
[0009]在先技術(shù)文獻(xiàn)
[0010]專利文獻(xiàn)
[0011 ] 專利文獻(xiàn)1:日本特開2004-234707號
[0012]非專利文獻(xiàn)
[0013]非專利文獻(xiàn)1:“A 4Mb Conductive-Bridge Resistive Memory with2.3GB/sRead-Throughput and 216MB/sProgram Throughput，，，201IIEEE Internat1nalSolid-State Circuits Conference Digestof Technical Papers，P210-211

【發(fā)明內(nèi)容】

[0014]發(fā)明要解決的課題
[0015]然而，前述的現(xiàn)有變阻型非易失性存儲器存在以下所示的課題。即，在以變阻型存儲器等非易失性存儲器來進(jìn)行快速讀出的情況下，若等待直至單元電流、參考單元電流飽和到一定值為止之后再利用讀出放大器來進(jìn)行比較，則需要耗費(fèi)時間，因此在單元電流、參考單元電流飽和到一定值之前的過渡狀態(tài)時利用讀出放大器來進(jìn)行比較。為了在過渡狀態(tài)下進(jìn)行讀出，需要使位線和參考位線的驅(qū)動負(fù)載電容相匹配。
[0016]另一方面，在存儲器單元陣列內(nèi)配置參考位線的虛擬存儲器單元的情況下，虛擬存儲器單元無法進(jìn)行賦能。其原因在于，在設(shè)為能夠進(jìn)行賦能這種構(gòu)成的情況下，在存儲器單元選擇時虛擬存儲器單元也會被同時選擇，不僅在參考單元中而且還在虛擬存儲器單元中流動電流，所以無法正確地控制參考單元電流。由此，雖然存儲器單元進(jìn)行賦能，變阻元件能切換為高電阻狀態(tài)和低電阻狀態(tài)，但是虛擬存儲器單元無法進(jìn)行賦能，因此變阻元件保持超高電阻狀態(tài)不變。因而，在存儲器單元和虛擬存儲器單元中變阻元件的電阻值相差較大。并且，由于虛擬存儲器單元的變阻元件為超高電阻狀態(tài)，因此位于變阻元件之前的過孔接觸件等的驅(qū)動負(fù)載電容難以反映到參考位線。其結(jié)果，參考位線和存儲器單元的位線的驅(qū)動負(fù)載電容將產(chǎn)生不匹配。
[0017]若驅(qū)動負(fù)載電容產(chǎn)生不匹配，則當(dāng)快速讀出時在單元電流和參考單元電流中過渡狀態(tài)下的變化方式將改變，從而快速讀出變得困難。并且，若讀出速度變慢，則流過單元電流、參考單元電流的時間也變長，讀出時的消耗電流也會增加。
[0018]本申請正是鑒于上述課題而完成的，其目的在于提供降低了參考單元的位線和存儲器單元的位線的驅(qū)動負(fù)載電容的不匹配的非易失性半導(dǎo)體存儲裝置。
[0019]用于解決課題的手段
[0020]在本申請的一形態(tài)中，非易失性半導(dǎo)體存儲裝置具備:字線；第一數(shù)據(jù)線；第二數(shù)據(jù)線；多個存儲器單元，具有被連接在所述第一數(shù)據(jù)線與所述第二數(shù)據(jù)線之間且被串聯(lián)連接的第一單元晶體管以及第一變阻元件，所述第一單元晶體管的柵極與所述字線連接；參考字線；第一參考數(shù)據(jù)線；第二參考數(shù)據(jù)線；參考單元，具有被連接在所述第一參考數(shù)據(jù)線與所述第二參考數(shù)據(jù)線之間且被串聯(lián)連接的第二單元晶體管以及電阻元件，所述第二單元晶體管的柵極與所述參考字線連接；和虛擬存儲器單元，具有第三單元晶體管以及第二變阻元件，在所述虛擬存儲器單元中，所述第二變阻元件的兩端與所述第一參考數(shù)據(jù)線連接，所述第三單元晶體管的一端與所述第二變阻元件的一端連接，并且另一端為開路狀態(tài)，柵極與所述字線連接。
[0021]根據(jù)該形態(tài)，在虛擬存儲器單元中，變阻元件的兩端被第一參考數(shù)據(jù)線短路。因而，能夠使位于變阻元件至單元晶體管之間的過孔接觸件、布線的驅(qū)動負(fù)載電容反映到第一參考數(shù)據(jù)線中。由此，能夠使第一參考數(shù)據(jù)線的驅(qū)動負(fù)載電容更接近于存儲器單元的第一數(shù)據(jù)線的驅(qū)動負(fù)載電容。
[0022]在本申請的另一形態(tài)中，非易失性半導(dǎo)體存儲裝置具備:字線；第一數(shù)據(jù)線；第二數(shù)據(jù)線；多個存儲器單元，具有被連接在所述第一數(shù)據(jù)線與所述第二數(shù)據(jù)線之間且被串聯(lián)連接的第一單元晶體管以及第一變阻元件，所述第一單元晶體管的柵極與所述字線連接；參考字線；第一參考數(shù)據(jù)線；第二參考數(shù)據(jù)線；參考單元，具有被連接在所述第一參考數(shù)據(jù)線與所述第二參考數(shù)據(jù)線之間且被串聯(lián)連接的第二單元晶體管以及電阻元件，所述第二單元晶體管的柵極與所述參考字線連接；和虛擬存儲器單元，具有第三單元晶體管，所述虛擬存儲器單元的所述第三單元晶體管的一端與所述第一參考數(shù)據(jù)線連接，并且另一端為開路狀態(tài)，柵極與所述字線連接。
[0023]根據(jù)該形態(tài)，在虛擬存儲器單元中未設(shè)置變阻元件，單元晶體管的一端與第一參考數(shù)據(jù)線連接。因而，能夠使與單元晶體管連接的過孔接觸件、布線的驅(qū)動負(fù)載電容反映到第一參考數(shù)據(jù)線中。由此，能夠使第一參考數(shù)據(jù)線的驅(qū)動負(fù)載電容更接近于存儲器單元的第一數(shù)據(jù)線的驅(qū)動負(fù)載電容。
[0024]發(fā)明效果
[0025]本申請的非易失性半導(dǎo)體存儲裝置能夠降低參考數(shù)據(jù)線和存儲器單元的數(shù)據(jù)線的驅(qū)動負(fù)載電容的不匹配，能夠提高快速讀出時的讀出精度。
【附圖說明】
[0026]圖1是表示第一實施方式所涉及的非易失性半導(dǎo)體存儲裝置的存儲器陣列的詳細(xì)構(gòu)成的圖。
[0027]圖2是表示第一實施方式所涉及的非易失性半導(dǎo)體存儲