抹除非易失性存儲(chǔ)器的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種抹除非易失性存儲(chǔ)器的方法。
【背景技術(shù)】
[0002]半導(dǎo)體存儲(chǔ)器元件為數(shù)據(jù)可以被存儲(chǔ)和存儲(chǔ)的數(shù)據(jù)可以被讀取的元件。半導(dǎo)體存儲(chǔ)器元件可以分類為易失性存儲(chǔ)器元件和非易失性存儲(chǔ)器元件。易失性存儲(chǔ)器元件需要供應(yīng)電源持續(xù)存在以保存數(shù)據(jù)，而非易失性存儲(chǔ)器元件在供應(yīng)電源消失時(shí)仍可保存數(shù)據(jù)。因此，非易失性存儲(chǔ)器元件被廣泛地使用在電源可能突然被干擾的應(yīng)用上。
[0003]非易失性存儲(chǔ)器元件包含電子可抹拭只讀存儲(chǔ)器(Electrically Erasable andProgrammable ROM, EEPROM)晶胞，例如 flash EEPROM 晶胞。圖1 顯示一 flash EEPROM 晶胞10的垂直剖面圖。參照?qǐng)D1, 一深N型井(deep n-type well) 12形成于一 P型基底11或一主體區(qū)域上，而一 P型井13形成于該N型井12上。一 N型源極區(qū)域14和一 N型漏極區(qū)域15形成于該P(yáng)型井13內(nèi)。一 P型通道區(qū)域(未繪示)形成于該源極區(qū)域14和該漏極區(qū)域15之間。由一絕緣層16所隔離的一浮接?xùn)艠O17形成在該P(yáng)型通道區(qū)域上方。由另一絕緣層18所隔離的一控制柵極19形成在該浮接?xùn)艠O17上方。
[0004]圖2顯示一簡(jiǎn)化的流程圖，該流程圖顯示執(zhí)行在包含多個(gè)flash晶胞10的存儲(chǔ)器元件的一完整的抹除運(yùn)作的多個(gè)步驟。參照?qǐng)D2，該抹除運(yùn)作包含三個(gè)獨(dú)立的步驟:預(yù)編程(Preprogramming)步驟 22、抹除(Erase)步驟 24 和過抹除校正(Over Erase Correct1n,0EC)步驟26。圖3A顯示這些flash EEPROM晶胞10在抹除運(yùn)作期間的臨界電壓分布狀況，其中，X軸表示存儲(chǔ)器晶胞的臨界電壓電平，而Y軸表示存儲(chǔ)器晶胞的數(shù)量。以下參考圖2的流程圖和圖3A的臨界電壓分布狀況說明一完整的抹除運(yùn)作如何進(jìn)行。
[0005]參照?qǐng)D2，預(yù)編程步驟22包含步驟222和步驟224。在步驟222中，一預(yù)編程驗(yàn)證檢查會(huì)執(zhí)行于一所選擇的存儲(chǔ)器區(qū)塊中。在預(yù)編程驗(yàn)證檢查期間，一或多個(gè)存儲(chǔ)器晶胞的臨界電壓電平會(huì)與一驗(yàn)證電壓電平PVT進(jìn)行比較。如果臨界電壓電平小于驗(yàn)證電壓電平PVT，該流程會(huì)進(jìn)行到步驟224以對(duì)一或多個(gè)在預(yù)編程驗(yàn)證檢查中失敗的存儲(chǔ)器晶胞進(jìn)行一預(yù)編程程序，在該程序中具有預(yù)定電壓電平的一預(yù)編程脈沖會(huì)施加至該一或多個(gè)晶胞以增加臨界電壓電平。在步驟224后，該流程會(huì)回到步驟222以決定這些存儲(chǔ)器晶胞的臨界電壓電平是否大于該驗(yàn)證電壓電平PVT。參照?qǐng)D2，步驟222和224會(huì)重復(fù)直至該所選擇的存儲(chǔ)器區(qū)塊中的每一存儲(chǔ)器晶胞的臨界電壓電平大于該驗(yàn)證電壓電平PVT。
[0006]當(dāng)預(yù)編程步驟22完成后，該流程會(huì)進(jìn)行到該抹除步驟24中的步驟242以執(zhí)行一抹除驗(yàn)證檢查。在抹除驗(yàn)證檢查期間，一或多個(gè)存儲(chǔ)器晶胞的臨界電壓電平會(huì)與一驗(yàn)證電壓電平EVT進(jìn)行比較。如果臨界電壓電平大于該驗(yàn)證電壓電平EVT，該流程會(huì)進(jìn)行到步驟244以對(duì)整個(gè)存儲(chǔ)器區(qū)塊進(jìn)行一抹除程序，在該程序中具有高電壓電平的一或多個(gè)抹除脈沖會(huì)施加至該存儲(chǔ)器區(qū)塊以減少存儲(chǔ)器晶胞的臨界電壓電平。在步驟244后，該流程會(huì)回到步驟242以決定這些存儲(chǔ)器晶胞的臨界電壓電平是否小于該驗(yàn)證電壓電平EVT。參照?qǐng)D2，步驟242和244會(huì)重復(fù)直至該所選擇的存儲(chǔ)器區(qū)塊中的每一存儲(chǔ)器晶胞的臨界電壓電平小于該驗(yàn)證電壓電平EVT。
[0007]在抹除步驟24的運(yùn)作期間，如果有一個(gè)存儲(chǔ)器晶胞未通過該抹除驗(yàn)證檢查，整個(gè)存儲(chǔ)器區(qū)塊會(huì)接收另一個(gè)抹除脈沖直至該存儲(chǔ)器區(qū)塊中的每一存儲(chǔ)器晶胞的臨界電壓電平小于該驗(yàn)證電壓電平EVT。依此方式，許多存儲(chǔ)器晶胞可能在抹除步驟24運(yùn)作期間被過抹除。被過抹除的晶胞具有較低的臨界電壓電平，因此，在讀取晶胞時(shí)可能會(huì)產(chǎn)生位線漏電流，而導(dǎo)致讀取失效或是具有較差的編程能力。因此，需要過抹除校正步驟26來修正過抹除晶胞的臨界電壓電平。
[0008]參照?qǐng)D2，當(dāng)抹除步驟24完成后，該流程會(huì)進(jìn)行到該過抹除校正步驟26中的步驟262以執(zhí)行一過抹除校正驗(yàn)證檢查。在過抹除校正驗(yàn)證檢查期間，一或多個(gè)存儲(chǔ)器晶胞的臨界電壓電平會(huì)與一驗(yàn)證電壓電平OECVT進(jìn)行比較。如果臨界電壓電平小于該驗(yàn)證電壓電平0ECVT，該流程會(huì)進(jìn)行到步驟264以對(duì)整個(gè)存儲(chǔ)器區(qū)塊進(jìn)行一過抹除校正程序，在該程序中具有中間電壓電平的一或多個(gè)過抹除校正脈沖會(huì)施加至該存儲(chǔ)器區(qū)塊以增加存儲(chǔ)器晶胞的臨界電壓電平。在步驟264后，該流程會(huì)回到步驟262以決定這些存儲(chǔ)器晶胞的臨界電壓電平是否大于該驗(yàn)證電壓電平OECVT。參照?qǐng)D2，步驟262和264會(huì)重復(fù)直至該所選擇的存儲(chǔ)器區(qū)塊中的每一存儲(chǔ)器晶胞的臨界電壓電平大于該驗(yàn)證電壓電平0ECVT。
[0009]參照?qǐng)D3A，該過抹除校正程序會(huì)增加(亦即修正)存儲(chǔ)器晶胞的臨界電壓電平以縮小抹除晶胞的臨界電壓分布。然而，隨著存儲(chǔ)器晶胞的編程和抹除循環(huán)增加，存儲(chǔ)器晶胞的轉(zhuǎn)導(dǎo)能力會(huì)劣化，這可能會(huì)讓某些晶胞的臨界電壓分布落于原本的設(shè)定范圍之外，亦即這些晶胞的臨界電壓分布落于區(qū)間電壓電平OECVT和電壓電平EVT之間分布的外面，如圖3B所示。此外，在多個(gè)循環(huán)后，具有較低抹除臨界電壓電平(亦即較靠近電壓電平0ECVT)的存儲(chǔ)器晶胞的數(shù)量也會(huì)增加，其可能造成較高的位線漏電流和較差的編程能力。據(jù)此，有必要提出一種在高抹除循環(huán)后，具有可調(diào)整的臨界電壓分布的非易失性存儲(chǔ)器元件。

【發(fā)明內(nèi)容】

[0010]本發(fā)明提供一種抹除非易失性存儲(chǔ)器的方法，包含:選擇一存儲(chǔ)器區(qū)塊以執(zhí)行一抹除運(yùn)作；藉由多個(gè)抹除脈沖以抹除所選擇的存儲(chǔ)器區(qū)塊；接收來自該所選擇的存儲(chǔ)器區(qū)塊的抹除數(shù)據(jù)；根據(jù)該抹除數(shù)據(jù)選擇一過抹除校正驗(yàn)證電壓電平；以及對(duì)該所選擇的存儲(chǔ)器區(qū)塊進(jìn)行過抹除校正直到該所選擇的存儲(chǔ)器區(qū)塊內(nèi)的每一存儲(chǔ)器晶胞的臨界電壓電平大于該過抹除校正驗(yàn)證電壓電平。
【附圖說明】
[0011]圖1顯示一 flash EEPROM晶胞的垂直剖面圖。
[0012]圖2顯示在非易失性存儲(chǔ)器元件中執(zhí)行一已知抹除運(yùn)作的方法的流程圖。
[0013]圖3A顯示存儲(chǔ)器晶胞在抹除運(yùn)作期間的臨界電壓分布狀況。
[0014]圖3B顯示存儲(chǔ)器晶胞在執(zhí)行過抹除校正運(yùn)作后的臨界電壓分布狀況。
[0015]圖4顯示結(jié)合本發(fā)明一實(shí)施例的一非易失性半導(dǎo)體存儲(chǔ)器元件的方塊示意圖。
[0016]圖5顯示根據(jù)本發(fā)明一實(shí)施例的執(zhí)行一抹除運(yùn)作的該非易失性存儲(chǔ)器元件的方法的流程圖。
[0017]圖6顯示根據(jù)本發(fā)明一實(shí)施例的施加于該存儲(chǔ)器區(qū)塊的抹除脈沖的一時(shí)序圖。
[0018]圖7A顯示根據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器晶胞在執(zhí)行過抹除校正運(yùn)作后的臨界電壓分布狀況。
[0019]圖7B顯示根據(jù)本發(fā)明另一實(shí)施例的存儲(chǔ)器晶胞在執(zhí)行過抹除校正運(yùn)作后的臨界電壓分布狀況。
[0020]圖8顯示根據(jù)本發(fā)明另一實(shí)施例的施加于該存儲(chǔ)器區(qū)塊的抹除脈沖的一時(shí)序圖。
[0021]圖9A顯示根據(jù)本發(fā)明一實(shí)施例的該存儲(chǔ)器區(qū)塊的每一晶胞的偏壓方式。
[0022]圖9B顯示根據(jù)本發(fā)明另一實(shí)施例的該存儲(chǔ)器區(qū)塊的每一晶胞的偏壓方式。
[0023]【符號(hào)說明】
[0024]10flash EEPROM 晶胞
[0025]11P型基底
[0026]12深N型井
[0027]13P 型井
[0028]14N型源極區(qū)域
[0029]15N型漏極區(qū)域
[0030]16絕緣層
[0031]17浮接?xùn)艠O
[0032]18絕緣層
[0033]19控制柵極
[0034]40存儲(chǔ)器元件
[0035]42存儲(chǔ)器控制器
[0036]44解碼和電平轉(zhuǎn)換電路
[0037]46充電泵電路
[0038]48存儲(chǔ)器陣列
[0039]482存儲(chǔ)器區(qū)塊
[0040]484存儲(chǔ)器區(qū)塊
[0041]486存儲(chǔ)器區(qū)塊
[0042]4822晶胞
[0043]4824晶胞
[0044]4826晶胞
[0045]4822’晶胞
[0046]4824’晶胞
[0047]4826’晶胞
[0048]22 ?26步驟
[0049]52 ?59步驟
【具體實(shí)施方式】
[0050]本發(fā)明在此所探討的方向?yàn)樵诜且资园雽?dǎo)體存儲(chǔ)器元件中執(zhí)行抹除運(yùn)作的步驟。為了能徹底地了解本發(fā)明，將在下列的描述中提出執(zhí)行抹除運(yùn)作的非易失性半導(dǎo)體存儲(chǔ)器元件的結(jié)構(gòu)。
[0051]圖4顯示結(jié)合本發(fā)明一實(shí)施例的一非易失性半導(dǎo)體存儲(chǔ)器元件40的方塊示意圖。參照?qǐng)D4，該存儲(chǔ)器元件40包含一存儲(chǔ)器控制器42、一解碼和電平轉(zhuǎn)換電路44、一充電泵電路46以及包含多個(gè)存儲(chǔ)器區(qū)塊482，484和486的一存儲(chǔ)器陣列48。每一存儲(chǔ)器區(qū)塊包含多個(gè)存儲(chǔ)器晶胞(未繪示)。該等晶胞以矩陣的方式排列，且電性耦接至對(duì)應(yīng)的字線(未繪示)和位線(未繪示)。
[0052]圖5顯示根據(jù)本發(fā)明一實(shí)施例的執(zhí)行一抹除運(yùn)作的該非易失性存儲(chǔ)器元件40的方法的流程圖。該方法概略說明如下。
[0053]步驟52:選擇一存儲(chǔ)器區(qū)塊以執(zhí)行一抹除運(yùn)作。
[0054]步驟54:藉由多個(gè)抹除脈沖以抹除所選擇的存儲(chǔ)器區(qū)塊。
[0055]步驟56:接收來自該所選擇的存儲(chǔ)器區(qū)塊的抹除數(shù)據(jù)。
[0056]步驟58:根據(jù)該抹除數(shù)據(jù)選擇一過抹除校正驗(yàn)證電壓電平。
[0057]步驟59:對(duì)該所選擇的存儲(chǔ)器區(qū)塊進(jìn)行過抹除校正直到該所選擇的存儲(chǔ)器區(qū)塊內(nèi)的每一存儲(chǔ)器晶胞的臨界電壓電平大于該過抹除校正驗(yàn)證電壓電平。
[0058]以下參照?qǐng)D4和圖5說明該流程圖的細(xì)節(jié)。參照?qǐng)D4，該解碼和電平轉(zhuǎn)換電路44負(fù)責(zé)接收來自該存儲(chǔ)器控制器42的多個(gè)地址信號(hào)。該等地址信號(hào)包含列地址信號(hào)、行地址信號(hào)和區(qū)塊選擇信號(hào)。在本實(shí)施例中，該解碼和電平轉(zhuǎn)換電路44接收來自該存儲(chǔ)