Dram子陣列級自動(dòng)刷新存儲(chǔ)器控制器優(yōu)化的制作方法
【專利說明】DRAM子陣列級自動(dòng)刷新存儲(chǔ)器控制器優(yōu)化
[0001]相關(guān)申請的交叉引用
[0002]本申請主張以De印ti V.Sriramagiri等人的名義于2013年7月12日提交的美國臨時(shí)專利申請N0.61/845，818的權(quán)益，該臨時(shí)專利申請的公開內(nèi)容通過引用被整體明確納入于此。
技術(shù)領(lǐng)域
[0003]本公開一般涉及存儲(chǔ)器刷新技術(shù)。更具體而言，本公開涉及存儲(chǔ)器架構(gòu)以及用以刷新動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列的方法
[0004]背景
[0005]具有更高密度以及更小特征尺寸的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的開發(fā)提高了DRAM刷新操作的速率來補(bǔ)償較大數(shù)目的漏泄存儲(chǔ)器單元。較高的DRAM刷新速率能夠影響系統(tǒng)性能。例如，DRAM刷新操作可能妨礙性能，因?yàn)榇鎯?chǔ)器條的所有打開頁一般要被關(guān)閉后條才可以被刷新。此外，DRAM條訪問在刷新操作期間一般不被允許，這進(jìn)一步妨礙了系統(tǒng)性能。
[0006]概述
[0007]在本公開的一方面，公開了刷新動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的方法。該方法包括檢測該DRAM的處在DRAM條的行處的打開頁在該DRAM條的打開子陣列內(nèi)。該方法還包括當(dāng)DRAM條的目標(biāo)刷新行在該DRAM條的打開子陣列內(nèi)時(shí)，延遲向該DRAM條的該目標(biāo)刷新行發(fā)布刷新命令。
[0008]另一方面公開了存儲(chǔ)器控制器，其包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)以及用存儲(chǔ)器總線耦合到該DRAM的刷新控制器。該刷新控制器包括先列后行(CBR)計(jì)數(shù)器以及控制邏輯。該控制邏輯可操作以根據(jù)CBR計(jì)數(shù)器的值來檢測該DRAM的處在DRAM條的行處的打開頁位于該DRAM條的打開子陣列內(nèi)。該控制邏輯還可操作以在該DRAM條的目標(biāo)刷新行在該DRAM條的打開子陣列內(nèi)時(shí)，延遲向該DRAM條的該目標(biāo)刷新行發(fā)布刷新命令。
[0009]在另一方面，存儲(chǔ)器控制器包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)以及耦合到該動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的刷新控制器。該刷新控制器包括先列后行(CBR)計(jì)數(shù)器。該刷新控制器包括用于根據(jù)CBR計(jì)數(shù)器的值來檢測該DRAM的處在DRAM條的行處的打開頁位于該DRAM條的打開子陣列內(nèi)的裝置。該刷新控制器還包括用于當(dāng)該DRAM條的目標(biāo)刷新行在該DRAM條的打開子陣列內(nèi)時(shí)，延遲向該DRAM條的該目標(biāo)刷新行發(fā)布刷新命令的裝置。
[0010]另一方面公開了刷新動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的方法。該方法包括檢測該DRAM的處在DRAM條的行處的打開頁位于該DRAM條的打開子陣列內(nèi)的步驟。該方法還包括當(dāng)該DRAM條的目標(biāo)刷新行在該DRAM條的打開子陣列內(nèi)時(shí)，延遲向該DRAM條的目標(biāo)刷新行發(fā)布刷新命令的步驟。
[0011]這已較寬泛地勾勒出本公開的特征和技術(shù)優(yōu)勢以便下面的詳細(xì)描述可以被更好地理解。本公開的附加特征和優(yōu)點(diǎn)將在下文描述。本領(lǐng)域技術(shù)人員應(yīng)該領(lǐng)會(huì)，本公開可容易地被用作修改或設(shè)計(jì)用于實(shí)施與本公開相同的目的的其他結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域技術(shù)人員還應(yīng)認(rèn)識到，這樣的等效構(gòu)造并不脫離所附權(quán)利要求中所闡述的本公開的教導(dǎo)。被認(rèn)為是本公開的特性的新穎特征在其組織和操作方法兩方面連同進(jìn)一步的目的和優(yōu)點(diǎn)在結(jié)合附圖來考慮以下描述時(shí)將被更好地理解。然而，要清楚理解的是，提供每一幅附圖均僅用于解說和描述目的，且無意作為對本公開的限定的定義。
[0012]附圖簡述
[0013]為了更全面地理解本公開，現(xiàn)在結(jié)合附圖參閱以下描述。
[0014]圖1是常規(guī)DRAM陣列架構(gòu)的示圖。
[0015]圖2是DRAM陣列中的DRAM條的示圖。
[0016]圖3是根據(jù)本公開的諸方面的DRAM條的示圖。
[0017]圖4是解說根據(jù)本公開諸方面的DRAM存儲(chǔ)器控制器的功能的功能性框圖。
[0018]圖5是根據(jù)本公開的另一方面解說包括命令調(diào)度器和刷新調(diào)度器以在檢測到子陣列級沖突時(shí)延遲刷新操作的DRAM存儲(chǔ)器控制器的框圖。
[0019]圖6是解說圖5的DRAM存儲(chǔ)器控制器的根據(jù)本公開一方面的功能的功能性框圖。
[0020]圖7是解說圖5的DRAM存儲(chǔ)器控制器的根據(jù)本公開另一方面的功能的功能性框圖。
[0021]圖8是解說圖5的DRAM存儲(chǔ)器控制器的根據(jù)本公開進(jìn)一步方面的功能的功能性框圖。
[0022]圖9是解說根據(jù)本公開的一方面的用于延遲向位于DRAM條的打開子陣列內(nèi)的目標(biāo)刷新行發(fā)布刷新操作的方法的流程圖。
[0023]圖10是示出其中可有利地采用本公開的配置的示例性無線通信系統(tǒng)的框圖。
[0024]詳細(xì)描述
[0025]以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實(shí)踐本文中所描述的概念的僅有的配置。本詳細(xì)描述包括具體細(xì)節(jié)以便提供對各種概念的透徹理解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，以框圖形式示出眾所周知的結(jié)構(gòu)與組件以避免煙沒此類概念。如本文所述的，術(shù)語“和/或”的使用旨在代表“可兼性或”，而術(shù)語“或”的使用旨在代表“排他性或”。
[0026]動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)規(guī)模伸縮持續(xù)進(jìn)行以增加每塊DRAM芯片的總位數(shù)。此增加的容量直接影響了 DRAM刷新操作的規(guī)范，DRAM刷新操作是位單元的值藉以被保持可讀的過程。DRAM刷新操作的規(guī)范包括刷新命令被發(fā)送到DRAM條的間隔(tREFI)、以及刷新命令占用DRAM接口的時(shí)間量(tRFC)。
[0027]遺憾的是，DRAM規(guī)模伸縮也增加了弱留存單元(例如，具有較低的留存時(shí)間的單元)的數(shù)目。此類單元受制于頻率刷新選項(xiàng)來維持所存儲(chǔ)的信息。性能和功耗受到片上系統(tǒng)(SoC)或者其他類似計(jì)算機(jī)架構(gòu)中的DRAM上的增加的刷新循環(huán)的顯著影響。在沒有增加的刷新循環(huán)的情況下，會(huì)因增加數(shù)目的弱留存單元而結(jié)果導(dǎo)致潛在的DRAM芯片產(chǎn)出損失。
[0028]根據(jù)本公開的方面，增加的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)刷新速率的有害影響可以通過刷新DRAM條中的子陣列來得以緩解。在本公開的該方面，刷新DRAM條中的子陣列被執(zhí)行而該存儲(chǔ)器條中的其他子陣列被允許維持打開且同時(shí)允許訪問這些其他子陣列。在本公開的另一方面，當(dāng)DRAM條的目標(biāo)刷新行在該DRAM條的打開子陣列中時(shí)，DRAM存儲(chǔ)器控制器可以延遲向該DRAM條的該目標(biāo)刷新行發(fā)布刷新命令。
[0029]圖1 解說了包括八個(gè) DRAM 條 102(102-1，—, 102-8)的 DRAM 100。每個(gè) DRAM 條102包括四個(gè)DRAM子陣列104。雖然圖1解說了每個(gè)條102包括四個(gè)子陣列104，但是應(yīng)當(dāng)理解，本公開的各實(shí)現(xiàn)一般可以在每個(gè)DRAM條102中包括32個(gè)、64個(gè)或者某個(gè)其他數(shù)目的子陣列104。局部感測放大器106被耦合到子陣列104。每個(gè)局部感測放大器106的大小對應(yīng)于DRAM頁大小。例如，在當(dāng)前實(shí)現(xiàn)中，頁大小能夠至多為大約4千字節(jié)(4KB)。
[0030]雖然圖1解說了每個(gè)刷新循環(huán)中僅有一行被刷新的簡化情形，但是應(yīng)當(dāng)理解，每個(gè)刷新循環(huán)可以刷新不止一行。例如，DRAM條可以具有32K行，但是刷新循環(huán)可以被實(shí)現(xiàn)成8K循環(huán)。在這種情形中，在一刷新循環(huán)(tRFC)期間每條刷新四行。這四行通常分布到四個(gè)子陣列中。例如，在具有總共三十二個(gè)子陣列的DRAM條中，當(dāng)其中四個(gè)子陣列中在執(zhí)行刷新操作時(shí)，剩余的28個(gè)子陣列可以自由進(jìn)行正常操作。然而，本說明書是針對每個(gè)刷新循環(huán)刷新一行(一個(gè)子陣列)的，以便簡化解釋。
[0031]局部感測放大器106通過較窄I/O感測放大器總線110被耦合到全局輸入/輸出(I/O)感測放大器108。在一個(gè)示例中，I/O感測放大器總線110可以是128位寬，然而應(yīng)當(dāng)理解I/O感測放大器總線110可以實(shí)現(xiàn)為具有不同總線寬度。在所解說的示例中，對于8ns的預(yù)取操作，DRAM輸出總線112可以是16位寬。應(yīng)當(dāng)理解，DRAM輸出總線112也可以實(shí)現(xiàn)為具有不同總線寬度。
[0032]按常規(guī)，為了刷新DRAM陣列中的條，整個(gè)條首先被關(guān)閉，并且在刷新操作期間不允許對于該條的訪問。然而，根據(jù)本公開的諸方面，當(dāng)每個(gè)條102中的特定行(例如，圖1中所示的刷新行114)在全條刷新操作期間被刷新時(shí)，條102不應(yīng)當(dāng)被關(guān)閉，除非正