修復(fù)電路及包括修復(fù)電路的半導(dǎo)體存儲器件的制作方法
【專利說明】修復(fù)電路及包括修復(fù)電路的半導(dǎo)體存儲器件
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2014年10月14日提出的申請?zhí)枮?0-2014-0138225的韓國專利申請的優(yōu)先權(quán)，在此通過引用將其整體并入。
技術(shù)領(lǐng)域
[0003]本發(fā)明的示例性實施例涉及一種半導(dǎo)體設(shè)計技術(shù)，尤指一種包括修復(fù)電路的半導(dǎo)體存儲器件，所述修復(fù)電路用于修復(fù)有缺陷的存儲單元。
【背景技術(shù)】
[0004]圖1為說明傳統(tǒng)半導(dǎo)體存儲器件的示圖。
[0005]請參照圖1，半導(dǎo)體存儲器件包括正常單元陣列110、冗余單元陣列120、比較單元130、控制單元140、正常解碼器150和冗余解碼器160。
[0006]正常單元陣列110包括對應(yīng)于多個行地址(圖未示)和多個列地址CADD而以多個行線(圖未示)和多個列線配置的多個存儲單元。
[0007]冗余單元陣列120包括用于取代有缺陷的存儲單元的多個存儲單元。
[0008]正常單元陣列110包括對應(yīng)于多個正常列信號的正常列線BLl至BLN，且冗余單元陣列120包括對應(yīng)于多個冗余列信號的多個冗余列線RBLl至RBLM。
[0009]比較單元130接收來自外部(例如器件的外部源)的列地址CADD和修復(fù)地址YRA。所述修復(fù)地址YRA可以自儲存缺陷信息的儲存單元(圖未示)而被接收。比較單元130可以比較所述列地址CADD和多個修復(fù)地址YRA，并輸出比較結(jié)果作為多個列修復(fù)信號SYEB。
[0010]控制單元140接收多個列修復(fù)信號SYEB。即使當(dāng)多個列修復(fù)信號SYEB之一被激活時，控制單元140激活截止(cut-off)信號YIKILLB，意指自外部施加的列地址CADD為有缺陷的地址。
[0011]正常解碼器150接收所述列地址CADD、測試信號TDBLEYI和截止信號YIKILLB。通過驅(qū)動雙列線、而非單列線，測試信號TDBLEYI可以被激活以執(zhí)行測試操作。當(dāng)截止信號YIKILLB被去激活且測試信號TDBLEYI被激活時，正常解碼器150忽略所述列地址CADD的最高有效位，并解碼被接收的列地址CADD，以輸出被解碼的信號。正常解碼器150激活對應(yīng)于被解碼的信號的所述正常列線BL〈1:N>。當(dāng)截止信號YIKILLB被激活時，正常解碼器150中斷所述列地址CADD的解碼操作。
[0012]冗余解碼器160接收且解碼多個列修復(fù)信號SYEB，并激活冗余單元陣列120的與被激活的列修復(fù)信號SYEB相對應(yīng)的冗余列線RBL〈1:M>。
[0013]接著進(jìn)行操作的描述，通過驅(qū)動雙列線，被激活的測試信號TDBLEYI輸入至正常解碼器150以執(zhí)行測試操作。通過比較所述列地址CADD與所述修復(fù)地址YRA，若比較結(jié)果被確定為所述列地址CADD和所述修復(fù)地址YRA未彼此對應(yīng)，則列修復(fù)信號SYEB被去激活，且因此控制單元140的截止信號YIKILLB被去激活。當(dāng)所述列地址CADD和測試信號TDBLEYI被使能時，正常解碼器150忽略所述列地址CADD的最高有效位，并解碼被接收的列地址CADD，以輸出被解碼的信號。正常解碼器150可以激活對應(yīng)于被解碼的信號的所述正常列線BL〈1:N>。由于正常解碼器150響應(yīng)于測試信號TDBLEYI而忽略所述列地址CADD的最高有效位，故在所述正常列線BL〈1:N>當(dāng)中的第一正常列線和第二正常列線最后可以被激活。
[0014]相反地，若所述列地址CADD和所述修復(fù)地址YRA彼此對應(yīng)，則列修復(fù)信號SYEB被激活。冗余解碼器160可以接收且解碼所述列修復(fù)信號SYEB，并激活冗余單元陣列120的與被激活的列修復(fù)信號SYEB相對應(yīng)的冗余列線RBL〈1:M>。接收所述列修復(fù)信號SYEB的控制單元140產(chǎn)生被激活的截止信號YIKILLB，且正常解碼器150響應(yīng)于截止信號YIKILLB而中斷解碼操作。亦即，即使當(dāng)用于雙列測試模式的測試信號TDBLEYI被激活時，正常解碼器150響應(yīng)于截止信號YIKILLB而不執(zhí)行解碼操作，且所述正常列線BL〈1:N>不被激活。
[0015]因此，當(dāng)在雙列測試模式中對應(yīng)于所述列地址CADD的第一正常列線未被確定為有缺陷時，測試可以通過同時激活第一正常列線和第二正常列線而被執(zhí)行，其中第一正常列線和第二正常列線具有除了其最高有效位之外與所述列地址CADD相同的地址。然而，當(dāng)?shù)谝徽Ａ芯€被確定為有缺陷時，冗余列線通過修復(fù)操作而被激活，且第二正常列線被去激活。換言之，在雙列測試模式中，若第一正常列線被確定為有缺陷、且在第一正常列線和第二正常列線(就最高有效位來說，第一正常列線和第二正常列線具有不同地址)之間被修復(fù)時，可以不同時對剩余的第二正常列線執(zhí)行測試。

【發(fā)明內(nèi)容】

[0016]各種實施例指向一種半導(dǎo)體器件，其能在修復(fù)操作之后使用雙列線的測試操作。
[0017]在一實施例中，一種修復(fù)電路可以包括正常解碼器，適用于響應(yīng)于第一控制信號而解碼輸入地址的部分輸入地址；比較單元，適用于響應(yīng)于第二控制信號而比較所述部分輸入地址與修復(fù)地址的部分修復(fù)地址，且若所述部分輸入位置與所述部分修復(fù)地址彼此對應(yīng)，則比較單元產(chǎn)生列修復(fù)信號；以及冗余解碼器，適用于響應(yīng)于列修復(fù)信號而解碼所述修復(fù)地址。
[0018]當(dāng)?shù)谝豢刂菩盘柋蝗ゼせ顣r，正常解碼器可以解碼所有的輸入地址。當(dāng)?shù)诙刂菩盘柋蝗ゼせ顣r，比較單元可以比較所有的輸入地址與所有的修復(fù)地址，且若所述輸入地址與所述修復(fù)地址彼此對應(yīng)，則比較單元產(chǎn)生列修復(fù)信號。
[0019]修復(fù)電路可以還包括復(fù)制控制單元，適用于響應(yīng)于列修復(fù)信號而去激活正常解碼器，以及可以響應(yīng)于第二控制信號而被去激活。
[0020]第一控制信號可以為雙測試模式信號，且第二控制信號為用于在雙測試模式信號被激活之后的寫入操作的信號。
[0021]比較單元可以包括第一子比較部，適用于分別比較所述輸入地址和所述修復(fù)地址的除了最高有效位之外的所述部分輸入地址與所述部分修復(fù)地址，并輸出比較結(jié)果；第二子比較部，適用于比較所述輸入地址與所述修復(fù)地址的最高有效位，并輸出比較結(jié)果，以及適用于響應(yīng)于第二控制信號而設(shè)定比較結(jié)果，以使所述輸入地址與所述修復(fù)地址的最高有效位彼此對應(yīng)；以及合并部，適用于基于自所述第一子比較部和第二子比較部輸出的比較結(jié)果而產(chǎn)生列修復(fù)信號。
[0022]復(fù)制控制單元可以響應(yīng)于列修復(fù)信號而產(chǎn)生用于去激活正常解碼器的截止信號。
[0023]正常解碼器可以包括:預(yù)解碼器，適用于若截止信號被去激活則解碼所述輸入地址，并產(chǎn)生列解碼信號；以及主解碼器，適用于選擇對應(yīng)于列解碼信號的正常列線。
[0024]預(yù)解碼器響應(yīng)于第一控制信號而在不關(guān)注狀態(tài)(don’ t care state)可以保留所述輸入地址的最高有效位。
[0025]在一實施例中，一種半導(dǎo)體存儲器件可以包括:存儲單元陣列，包括正常列線和冗余列線；正常解碼器，適用于解碼輸入地址，以及響應(yīng)于第一控制信號而在不關(guān)注狀態(tài)中通過保留所述輸入地址的預(yù)定位而存取所述正常列線；比較單元，適用于比較所述輸入地址與修復(fù)地址，并產(chǎn)生列修復(fù)信號，其中列修復(fù)信號用于存取所述冗余列線當(dāng)中的冗余列線；以及復(fù)制控制單元，適用于當(dāng)列修復(fù)信號被激活時產(chǎn)生截止信號，其中截止信號用于中斷所述正常列線的存取，其中，響應(yīng)于第二控制信號，比較單元輸入地址和修復(fù)地址的預(yù)定位排除在比較目標(biāo)之外，且復(fù)制控制單元將截止信號保持在預(yù)定電平。
[0026]第一控制信號可以為雙測試模式信號，且第二控制信號可以為用于在雙測試模式信號被激活之后的寫入操作的信號
[0027]比較單元可以包括第一子比較部，適用于分別比較所述輸入地址和所述修復(fù)地址的除了最高有效位之外的部分輸入地址和部分修復(fù)地址，并輸出比較結(jié)果；第二子比較部，適用于比較所述輸入地址和所述修復(fù)地址的最高有效位，并輸出比較結(jié)果，以及適用于響應(yīng)于第二控制信號而設(shè)定比較結(jié)果，以使所述輸入地址與所述修復(fù)地址的最高有效位彼此對應(yīng)；以及合并部，適用于基于自所述第一子比較部和第二子比較部輸出的比較結(jié)果而產(chǎn)生列修復(fù)信號。
[0028]正常解碼器可以包括預(yù)解碼器，適用于若截止信號被去激活則解碼所述輸入地址，并產(chǎn)生列解碼信號；以及主解碼器，適用于選擇所述正常列線當(dāng)中的對應(yīng)于列解碼信號的正常列線。
[0029]預(yù)解碼器可以響應(yīng)于第一控制信號而解碼所述輸入地址的除了預(yù)定位之外的部分輸入地址。
[0030]半導(dǎo)體存儲器件可以還包括冗余解碼器，適用于響應(yīng)于列修復(fù)信號而選擇所述冗余列線當(dāng)中的對應(yīng)于列修復(fù)信號的冗余列線。
[0031]在一實施例中，一種用于操作包括正常列線和冗余列線的半導(dǎo)體存儲器件的方法可以包括:比較輸入地址與修復(fù)地址，其中輸入地址和修復(fù)地址的除了其預(yù)定位之外的剩余位在雙測試模式下的寫入操作中被比較；若比較的比較結(jié)果為所述輸入地址與所述修復(fù)地址彼此對應(yīng)，則存取冗余列線；以及基于比較結(jié)果存取對應(yīng)于所述輸入地址的第一正常列線，其中，不管比較結(jié)果如何，第一正常列線和第二正常列線在雙測試模式下的寫入操作中被存取，其中所述第二正常列線對應(yīng)于所述輸入地址的剩余位而其預(yù)定位不同于第一正常列線。
[0032]比較輸入地址和修復(fù)地址的除了所述預(yù)定位之外的剩余位可以包括:將所述輸入地址與所述修復(fù)地址的最高有效位設(shè)定為彼此對應(yīng)。
[0033]在雙測試模下的寫入操作的其他操作中，第一正常列線的存取可以包括:若所述輸入地址與所述修復(fù)地址彼此對應(yīng)，則中斷第一正常列線的存??；以及若所述輸入地址與所述修復(fù)地址彼此不同，則存取第一正常列線和第二正常列線。
【附圖說明】
[0034]圖1為說明傳統(tǒng)半導(dǎo)體存儲器件的示圖。
[0035]圖2為說明根據(jù)一實施例的半導(dǎo)體存儲器件的例子的框圖。
[0036]圖3為說明圖2中所示的第一比較單元的例子的框圖。
[0037]圖4為說明圖3中所示的第一子比較部的例子的電路圖。
[0038]圖5為說明圖3中所示的第二子比較部的例子的電路圖。
[0039]圖6為說明圖2中所示的復(fù)制控制單元的例子的電路圖。
【具體實施方式】
[0040]各種實施例將參考附圖而