具有獨立感測電路的半導(dǎo)體存儲器件以及相關(guān)感測方法
【專利說明】具有獨立感測電路的半導(dǎo)體存儲器件以及相關(guān)感測方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2014年12月12日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請N0.10-2014-0179296的優(yōu)先權(quán)，其整個內(nèi)容通過引用合并于此。
技術(shù)領(lǐng)域
[0003]這里描述的發(fā)明構(gòu)思的實施例涉及半導(dǎo)體存儲器件，更加具體來說，涉及具有獨立感測電路的電阻性存儲器件以及感測數(shù)據(jù)的相關(guān)方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲器件被分類為易失性存儲器件和非易失性存儲器件。
[0005]諸如SRAM、DRAM, SDRAM等等的易失性存儲器件在斷電時丟失存儲于其中的數(shù)據(jù)，而非易失性存儲器件即使在斷電時也保留存儲于其中的數(shù)據(jù)。示范性非易失性存儲器件包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦可編程ROM (EEPROM)、閃速存儲器件、相變 RAM (PRAM)、磁 RAM (MRAM)、電阻性 RAM (ReRAM)、鐵電RAM(FRAM)等等。
[0006]包括MRAM、PRAM和ReREM存儲器件的各種非易失性存儲器件可以基于每個存儲單元的電阻狀態(tài)存儲數(shù)據(jù)。為此，這樣的非易失性存儲器件可以稱作“電阻存儲(resistancememory)”器件。當(dāng)高電阻對低電阻之比降低時，感測電路的感測裕量(sensing margin)會變得較重要。

【發(fā)明內(nèi)容】

[0007]本發(fā)明構(gòu)思的實施例提供一種能夠恒定地保持感測放大器的感測裕量而不論所選擇的存儲單元是屬于近單元區(qū)域還是遠(yuǎn)單元區(qū)域的半導(dǎo)體存儲器件和數(shù)據(jù)感測方法。
[0008]本發(fā)明構(gòu)思的實施例提供一種能夠增加連接到位線的存儲單元的數(shù)目的半導(dǎo)體存儲器件和數(shù)據(jù)感測方法。
[0009]本發(fā)明構(gòu)思的實施例的一方面教導(dǎo)提供一種半導(dǎo)體存儲器件的感測電路，其包括具有第一端和第二端的位線、感測線、電流供應(yīng)單元和感測放大器。多個存儲單元連接在位線的第一端與第二端之間。感測線連接到位線的第二端，電流供應(yīng)單元為位線的第一端供應(yīng)感測電流。感測放大器可以當(dāng)感測電流從位線的第一端流到存儲單元中所選擇的存儲單元時，通過將感測線的感測電壓與參考電壓相比較來感測存儲在所選擇的存儲單元中的數(shù)據(jù)。
[0010]當(dāng)多個存儲單元中的第一存儲單元連接到位線的第一端時，多個存儲單元中的最后一個存儲單元可以連接到位線的第二端。
[0011]當(dāng)多個存儲單元中的第一存儲單元連接到位線的第二端時，多個存儲單元中的最后一個存儲單元可以連接到位線的第一端。
[0012]所述感測電流可以從位線的第一端流到連接到所選擇的存儲單元的電壓測量節(jié)點，并且可以不在電壓測量節(jié)點與位線的第二端之間流動。
[0013]感測電流可以不流經(jīng)感測線。
[0014]電流供應(yīng)單元可以包括PMOS晶體管，其被配置為響應(yīng)于偏置電壓供應(yīng)并且調(diào)整感測電流。
[0015]所述感測放大器可以是具有交叉耦合的差動放大器類型或者電流鏡差動放大器類型的電壓感測放大器。
[0016]位線的第一端可以經(jīng)由第一列選擇晶體管連接到電流供應(yīng)單元。
[0017]感測線可以包括連接到第一列選擇晶體管的第一局部輸入/輸出線、連接到第二列選擇晶體管的第二局部輸入/輸出線和連接到第二局部輸入/輸出線的金屬跳線。
[0018]每個存儲單元可以是電阻性的非易失性存儲器單元。
[0019]本發(fā)明構(gòu)思的實施例的另一方面教導(dǎo)一種半導(dǎo)體存儲器件，其包括位線，感測線和感測電路。位線可以具有第一端和第二端，多個存儲單元可以連接在位線的第一端與第二端之間。感測線可以連接到位線BL的第二端。感測電路可以經(jīng)由位線的第一端供應(yīng)感測電流并且可以使用感測線的感測線電壓感測存儲在所選擇的一個存儲單元中的數(shù)據(jù)。
[0020]感測電路可以包括:被配置為響應(yīng)于偏置電壓生成感測電流的第一 MOS晶體管；第二 MOS晶體管，被配置為響應(yīng)于箝位控制電壓調(diào)整感測電流以將連接到所選擇的存儲單元的位線節(jié)點的電壓箝位到基本上等于預(yù)定箝位電壓；比較器，被配置為將箝位電壓與感測線電壓進(jìn)行比較以及基于比較的結(jié)果生成箝位控制電壓；和感測放大器，其被配置為將第一MOS晶體管和第二MOS晶體管公共連接到其的感測電壓節(jié)點的感測電壓與參考電壓進(jìn)行比較以及輸出比較的結(jié)果作為感測數(shù)據(jù)。
[0021]本發(fā)明構(gòu)思的實施例的另一方面教導(dǎo)一種半導(dǎo)體存儲器件，其包括源極線、反饋線和源極線驅(qū)動電路。源極線可以公共連接到提供于源極線的第一端與第二端之間的多個存儲單元的源極。反饋線可以連接到源極線的第二端。源極線驅(qū)動電路可以基于反饋線的反饋電壓與預(yù)定源極線參考電壓調(diào)整流到源極線的驅(qū)動電流。
[0022]源極線驅(qū)動電路可以包括:源極線電流供應(yīng)單元，其被配置為響應(yīng)于驅(qū)動控制信號經(jīng)由源極線的第一端提供驅(qū)動電流給源極線；和源極線驅(qū)動控制單元，其被配置為將反饋電壓與預(yù)定源極線參考電壓進(jìn)行比較以生成驅(qū)動控制信號。
[0023]所述半導(dǎo)體存儲器件還可以包括:平行于源極線的位線，所述位線具有第一端和第二端；連接在第一端與第二端之間的多個存儲單元；連接到位線的第二端的感測線；和感測電路，被配置為經(jīng)由位線的第一端供應(yīng)感測電流到位線以及使用感測線的感測線電壓感測存儲在所選擇的一個存儲單元中的數(shù)據(jù)。
[0024]所述感測電路可以包括:PM0S晶體管，被配置為響應(yīng)于偏置電壓生成感測電流；NMOS晶體管，被配置為響應(yīng)于箝位控制電壓調(diào)整感測電流以將連接到所選擇的存儲單元的位線節(jié)點的電壓箝位到基本上等于預(yù)定箝位電壓；比較器，被配置為將箝位電壓與感測線電壓進(jìn)行比較以及基于比較的結(jié)果生成箝位控制電壓；和感測放大器，其被配置為將PMOS晶體管和NMOS晶體管公共連接到其的感測電壓節(jié)點的感測電壓與參考電壓進(jìn)行比較以及輸出比較的結(jié)果作為所選擇的存儲單元的感測數(shù)據(jù)。
[0025]提供一種數(shù)據(jù)感測方法，其包括:向連接到多個存儲單元的位線的第一端供應(yīng)受控制的感測電流；基于所選擇的一個存儲單元的電阻狀態(tài)從連接到位線的第二端的感測線接收感測電壓；以及將感測電壓與預(yù)定參考電壓進(jìn)行比較以感測存儲在所選擇的存儲單元中的數(shù)據(jù)。
[0026]可以在沒有電流流到感測線的狀況下接收感測電壓。
[0027]存儲單元可以包括磁隧道結(jié)(MTJ)元件和單元晶體管。
[0028]根據(jù)本發(fā)明構(gòu)思的示范性實施例，感測放大器的感測裕量被保持恒定而不論所選擇的存儲單元是屬于近單元區(qū)域還是遠(yuǎn)單元區(qū)域，由此增加可以連接到位線的存儲單元的數(shù)目。
【附圖說明】
[0029]圖1是示意性地示出根據(jù)發(fā)明構(gòu)思的示范性實施例的半導(dǎo)體存儲器件的一部分的框圖；
[0030]圖2是示意性地示出圖1的半導(dǎo)體存儲器件的示范性實施例的圖；
[0031]圖3是示意性地示出圖1的半導(dǎo)體存儲器件的另一示范性實施例的圖；
[0032]圖4是示意性地示出圖1的半導(dǎo)體存儲器件的擴展實施例的圖；
[0033]圖5是示意性地示出圖1的半導(dǎo)體存儲器件的另一擴展實施例的圖；
[0034]圖6是示意性地示出根據(jù)發(fā)明構(gòu)思的示范性實施例的數(shù)據(jù)感測方法的基本原理的圖；
[0035]圖7是相應(yīng)于圖6的等效電路圖；
[0036]圖8是用于描述根據(jù)圖2的數(shù)據(jù)感測方法的電路圖；
[0037]圖9是用于描述根據(jù)圖3的數(shù)據(jù)感測方法的電路圖；
[0038]圖10是示意性地示出圖4的半導(dǎo)體存儲器件的擴展實施例的圖；
[0039]圖11是示意性地示出參考圖9描述的數(shù)據(jù)感測方法的改進(jìn)版本的圖；
[0040]圖12是示意性地示出根據(jù)發(fā)明構(gòu)思的示范性實施例的半導(dǎo)體存儲器件的框圖；
[0041]圖13是示意性地示出圖12的半導(dǎo)體存儲器件的存儲單元陣列的塊的圖；
[0042]圖14是示意性地示出圖13的存儲單元的結(jié)構(gòu)的圖；
[0043]圖15和圖16是示出根據(jù)存儲在圖14的存儲單元中的數(shù)據(jù)的可變電阻元件的磁化方向的圖；
[0044]圖17是用于描述對圖14的STT-MRAM單元的寫操作的圖；
[0045]圖18是示意性地示出應(yīng)用于PRAM的圖1的半導(dǎo)體存儲器件的框圖；
[0046]圖19是示意性地示出應(yīng)用于ReRAM的圖1的半導(dǎo)體存儲器件的框圖；
[0047]圖20是示意性地示出在低電阻狀態(tài)下的圖19的存儲單元的結(jié)構(gòu)的圖；
[0048]圖21是示意性地示出在高電阻狀態(tài)下的圖19的存儲單元的結(jié)構(gòu)的圖；
[0049]圖22是示意性地示出根據(jù)發(fā)明構(gòu)思的示范性實施例的存儲系統(tǒng)的框圖；
[0050]圖23是示意性地示出根據(jù)圖22的示范性實施例的控制器的框圖；
[0051]圖24是示意性地示出根據(jù)發(fā)明構(gòu)思的示范性實施例的多通道非易失性存儲器系統(tǒng)的框圖；和
[0052]圖25是示意性地示出包括圖24的非易失性存儲器系統(tǒng)的電子設(shè)備的框圖。【具體實施方式】
[0053]下面將參照附圖詳細(xì)描述發(fā)明構(gòu)思的實施例。然而，發(fā)明構(gòu)思可以以各種不同的形式具體實現(xiàn)，并且不應(yīng)當(dāng)被釋為僅僅限制于這里示出的實施例。而是，提供這些實施例為示例以使得本公開將是徹底的和完全的，并且將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明構(gòu)思。因此，對于本發(fā)明構(gòu)思的一些實施例來說可以不描述一些已知的處理、元件和技術(shù)。除非另作說明，否則同樣的參考標(biāo)記貫穿附圖和所寫的描述表示同樣的元件，因而將不重復(fù)對其的描述。在附圖中，層和區(qū)域的大小和相對大小為了清楚而可能夸大。
[0054]將理解的是，雖然術(shù)語“第一”、“第二”、“第三”等等可以在這里用來描述各種元素、組件、區(qū)域、層和/或部分，但是，這些元素、組件、區(qū)域、層和/或部分不應(yīng)當(dāng)局限于這些術(shù)語。這些術(shù)語僅僅用于將一個元素、組件、區(qū)域、層或部分與其它元素、組件、區(qū)域、層或部分區(qū)分開。因而，下面討論的第一元素、組件、區(qū)域、層或部分可以稱作第二元素、組件、區(qū)域、層或部分而不脫離本發(fā)明構(gòu)思的教導(dǎo)。
[0055]這里使用的術(shù)語僅是出于描述特定示范性實施例的目的而不是意在本發(fā)明構(gòu)思的限制。如這里使用的，單數(shù)形式的“一”、“一個”和“該”意在也包括復(fù)數(shù)形式，除非上下文清楚地指示不是這樣。還將理解，術(shù)語“包括”和/或“包含”在本說明書中使用時，指定存在所述特征、整體、步驟、操作、元素和/或組件，而不排除存在或增加一個或多個其它特征、整體、步驟、操作、元素、組件和/或其群組。如這里所使用的，術(shù)語“和/或”包括一個或多個相關(guān)聯(lián)的所列項中任意一個或全部組合。而且，術(shù)語“示范性”是用來指代例子或者圖示。
[0056]將理解的是，當(dāng)一個元素或?qū)颖环Q作“在其上”、“連接到”、“耦接到”或“鄰近于”另一個元素或?qū)訒r，它可以是直接在其上、連接到、耦接到或鄰近于其它元素或?qū)樱蛘呖梢源嬖谝粋€或多個中間元素或?qū)?。相反，?dāng)一個元素被稱作“直接在其上〃、“直接連接到〃、“直接耦接到”或“緊鄰于”另一個元素或?qū)訒r，沒有中間元素或?qū)哟嬖凇?br>[0057]除非另外定義，否則本里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本發(fā)明構(gòu)思所屬的領(lǐng)域的技術(shù)人員通常所理解的相同的意義。還將理解的是，諸如在通常使用的詞典中定義的那些術(shù)語應(yīng)該解釋為具有與相關(guān)技術(shù)和/或本說明書的上下文中的意義一致的意義，并且將不以理想化或過度形式化的方式解釋，除非清楚地在這里如此定義。
[0058]電阻性存儲器(例如，MRAM)的諸如讀操作、寫操作等等之類的基本操作以及執(zhí)行這些基本操作的內(nèi)