本發(fā)明涉及一種制作半導體元件的方法，尤其是涉及一種于鰭狀結(jié)構(gòu)與鰭狀結(jié)構(gòu)之間制作淺溝隔離的方法。

背景技術(shù)：

近年來，隨著場效晶體管(field effect transistors,FETs)元件尺寸持續(xù)地縮小，現(xiàn)有平面式(planar)場效晶體管元件的發(fā)展已面臨制作工藝上的極限。為了克服制作工藝限制，以非平面(non-planar)的場效晶體管元件，例如鰭狀場效晶體管(fin field effect transistor,Fin FET)元件來取代平面晶體管元件已成為目前的主流發(fā)展趨勢。由于鰭狀場效晶體管元件的立體結(jié)構(gòu)可增加柵極與鰭狀結(jié)構(gòu)的接觸面積，因此，可進一步增加柵極對于載流子通道區(qū)域的控制，從而降低小尺寸元件面臨的漏極引發(fā)能帶降低(drain induced barrier lowering,DIBL)效應(yīng)，并可以抑制短通道效應(yīng)(short channel effect,SCE)。再者，由于鰭狀場效晶體管元件在同樣的柵極長度下會具有更寬的通道寬度，因而可獲得加倍的漏極驅(qū)動電流。甚而，晶體管元件的臨界電壓(threshold voltage)也可通過調(diào)整柵極的功函數(shù)而加以調(diào)控。

在現(xiàn)行的鰭狀場效晶體管元件制作工藝中，鰭狀結(jié)構(gòu)與鰭狀結(jié)構(gòu)之間的淺溝隔離上通常會伴隨主動區(qū)的柵極結(jié)構(gòu)制作工藝形成柵極結(jié)構(gòu)。然而這些柵極結(jié)構(gòu)通常會因制作工藝的因素而深入基底中，影響淺溝隔離隔絕的效果。因此如何改良現(xiàn)有鰭狀場效晶體管制作工藝與架構(gòu)即為現(xiàn)今一重要課題。

技術(shù)實現(xiàn)要素：

為解決上述問題，本發(fā)明提供一種制作半導體元件的方法。首先提供一基底，該基底具有一第一區(qū)域與一第二區(qū)域，然后形成多個鰭狀結(jié)構(gòu)以及一第一淺溝隔離圍繞鰭狀結(jié)構(gòu)于第一區(qū)域與第二區(qū)域上。接著形成一圖案化硬掩模于第二區(qū)域上、去除第一區(qū)域內(nèi)的鰭狀結(jié)構(gòu)及第一淺溝隔離、形成一第 二淺溝隔離于第一區(qū)域上、去除圖案化硬掩模以及形成一柵極結(jié)構(gòu)于第二淺溝隔離上。

本發(fā)明另一實施例公開一種半導體元件，包含：一基底；一鰭狀結(jié)構(gòu)設(shè)于基底上，該鰭狀結(jié)構(gòu)包含一第一部分以及一第二部分；以及一淺溝隔離設(shè)于第一部分及第二部分之間，淺溝隔離包含一上半部以及一下半部，且上半部高于鰭狀結(jié)構(gòu)的上表面。

附圖說明

圖1至圖6為本發(fā)明優(yōu)選實施例制作一半導體元件的方法示意圖；

圖7至圖9為本發(fā)明于淺溝隔離上形成柵極結(jié)構(gòu)的不同實施例的示意圖。

主要元件符號說明

12 基底 14 第一區(qū)域

16 第二區(qū)域 18 鰭狀結(jié)構(gòu)

20 淺溝隔離 22 緩沖層

24 硬掩模 26 圖案化光致抗蝕劑

28 凹槽 30 淺溝隔離

32 柵極結(jié)構(gòu) 34 間隙壁

36 第一部分 38 第二部分

40 上半部 42 下半部

44 上表面 46 下表面

48 傾斜側(cè)壁 50 柵極結(jié)構(gòu)

52 氧化層

具體實施方式

請參照圖1至圖6，圖1至圖6為本發(fā)明優(yōu)選實施例制作一半導體元件的方法示意圖，其中圖1中的上半部分為本發(fā)明的半導體元件的上視圖，左下半部分為上半部分中沿著切線AA'的剖面示意圖，右下半部分則為上半部分中沿著切線BB'的剖面示意圖。如圖1所示，首先提供一基底12，例如一硅基底或硅覆絕緣(silicon on insulator,SOI)基板，并于基底12上定義一第一 區(qū)域14與一第二區(qū)域16。在本實施例中，第一區(qū)域14優(yōu)選于后續(xù)制作工藝中用來形成鰭狀結(jié)構(gòu)之間的淺溝隔離，第二區(qū)域16則為第一區(qū)域14周圍以外的區(qū)域。然后形成多個鰭狀結(jié)構(gòu)18于基底12上，并接著形成一淺溝隔離(shallow trench isolation,STI)20環(huán)繞鰭狀結(jié)構(gòu)18。

鰭狀結(jié)構(gòu)18的形成方式可以包含先形成一圖案化掩模(圖未示)于基底12上，再經(jīng)過一蝕刻制作工藝，將圖案化掩模的圖案轉(zhuǎn)移至基底12中。接著利用沉積、化學機械研磨(chemical mechanical polishing,CMP)及回蝕刻制作工藝而形成一環(huán)繞鰭狀結(jié)構(gòu)18底部的淺溝隔離20。此外，對應(yīng)三柵極晶體管元件及雙柵極鰭狀晶體管元件結(jié)構(gòu)特性的不同，而可選擇性去除或留下圖案化掩模，在本優(yōu)選實施例中，去除圖案化掩模，而使各鰭狀結(jié)構(gòu)18的頂面切齊于淺溝隔離20的頂面。除此之外，鰭狀結(jié)構(gòu)18的形成方式另也可以是先制作一圖案化硬掩模層(圖未示)于基底12上，并利用外延制作工藝于暴露出于圖案化硬掩模層的基底12上成長出半導體層，此半導體層即可作為相對應(yīng)的鰭狀結(jié)構(gòu)18。同樣的，另可以選擇性去除或留下圖案化硬掩模層，并通過沉積、CMP及回蝕刻制作工藝形成一淺溝隔離以包覆住鰭狀結(jié)構(gòu)18的底部。另外，當基底12為硅覆絕緣(SOI)基板時，則可利用圖案化掩模來蝕刻基底上的一半導體層，并停止于此半導體層下方的一底氧化層以形成鰭狀結(jié)構(gòu)，故可省略前述制作淺溝隔離的步驟。

如圖2所示，然后依序形成一緩沖層22以及一硬掩模24全面性覆蓋于淺溝隔離20與鰭狀結(jié)構(gòu)18上，并再形成另一圖案化掩模，例如一圖案化光致抗蝕劑26于硬掩模24上并暴露出第一區(qū)域14的硬掩模24表面。在本實施例中，緩沖層22優(yōu)選由氧化硅所構(gòu)成，硬掩模24則由氮化硅所構(gòu)成，但不局限于此。

接著利用圖案化光致抗蝕劑26為掩模進行至少一蝕刻制作工藝，如圖3所示，依序去除第一區(qū)域14內(nèi)的硬掩模24、緩沖層22、鰭狀結(jié)構(gòu)18以及淺溝隔離20以形成凹槽28暴露出第一區(qū)域14的基底12表面，其中硬掩模24優(yōu)選于蝕刻過程中被部分去除以形成一圖案化硬掩模24于第二區(qū)域16的淺溝隔離20及鰭狀結(jié)構(gòu)18上。之后再去除圖案化光致抗蝕劑26。從另一角度來看，如右半部分，利用圖案化光致抗蝕劑26所進行的蝕刻制作工藝優(yōu)選將部分鰭狀結(jié)構(gòu)18分割為兩部分，而凹槽28則形成于被分割的鰭狀結(jié)構(gòu)18之間。

隨后如圖4所示，填入絕緣材料于凹槽28內(nèi)以形成另一淺溝隔離30于第一區(qū)域14上。在本實施例中，形成淺溝隔離30的方式可先沉積一由氧化硅所構(gòu)成的絕緣材料(圖未示)于第一區(qū)域14的凹槽28內(nèi)與第二區(qū)域16的圖案化硬掩模24上，然后利用CMP去除部分絕緣材料甚至部分圖案化硬掩模24，使絕緣材料與圖案化硬掩模24的上表面齊平而形成淺溝隔離30于第一區(qū)域14。

如圖5所示，接著可進行一蝕刻制作工藝去除第二區(qū)域16的圖案化硬掩模24并暴露出下面的緩沖層22。依據(jù)本發(fā)明的優(yōu)選實施例，如右圖的剖面來看，去除圖案化硬掩模24后第一區(qū)域14的淺溝隔離30將優(yōu)選突出于鰭狀結(jié)構(gòu)18表面。

然后如圖6所示，全面性蝕刻部分的淺溝隔離30，使第二區(qū)域16的各鰭狀結(jié)構(gòu)18突出于淺溝隔離30表面，而第一區(qū)域14的淺溝隔離30仍突出于鰭狀結(jié)構(gòu)18表面。

請繼續(xù)參照圖7至圖9，圖7至圖9各為圖6形成突出于鰭狀結(jié)構(gòu)18的淺溝隔離30后于淺溝隔離30上形成柵極結(jié)構(gòu)的不同實施例，其中圖7至圖9各顯示圖1中沿著切線BB'的剖面示意圖。如圖7至圖9所示，之后可先選擇性形成一氧化層52于鰭狀結(jié)構(gòu)18上，并進行一柵極結(jié)構(gòu)制作工藝，以于第一區(qū)域14的淺溝隔離30上以及第二區(qū)域16的鰭狀結(jié)構(gòu)18上分別形成由多晶硅所構(gòu)成的虛置柵極或柵極結(jié)構(gòu)32、50，然后再形成一間隙壁34于各柵極結(jié)構(gòu)32、50側(cè)壁。在本實施例中，設(shè)置于淺溝隔離30上的柵極結(jié)構(gòu)32可依據(jù)產(chǎn)品的需求具有不同態(tài)樣，例如圖7所示柵極結(jié)構(gòu)32可僅設(shè)置于淺溝隔離30上且不跨過淺溝隔離30的側(cè)壁，如圖8所示柵極結(jié)構(gòu)32可設(shè)置于淺溝隔離30上并切齊淺溝隔離30的側(cè)壁，或如圖9所示柵極結(jié)構(gòu)32可同時設(shè)置于淺溝隔離30與部分鰭狀結(jié)構(gòu)18上。

在本實施例中，鰭狀結(jié)構(gòu)18經(jīng)由前述圖3所進行的蝕刻制作工藝后可包含一第一部分36與一第二部分38，淺溝隔離30設(shè)于第一部分36與第二部分38之間，淺溝隔離30包含一上半部40與一下半部42，且上半部40高于鰭狀結(jié)構(gòu)18的上表面。更具體而言，淺溝隔離30的上半部40與下半部42各具有一約略梯形的剖面。以上半部40的梯形剖面來看，梯形包含一上表面44、一下表面46以及二傾斜側(cè)壁48，且上表面44的寬度小于下表面46的寬度。若以圖7所揭露的實施例來看，柵極結(jié)構(gòu)32優(yōu)選僅設(shè)置于淺 溝隔離30上表面44且不重疊淺溝隔離30的兩個傾斜側(cè)壁48。以寬度來看，柵極結(jié)構(gòu)32的寬度優(yōu)選小于或等于上表面44的寬度。柵極結(jié)構(gòu)32旁的間隙壁34則可同時跨在上半部40的上表面44及兩個傾斜側(cè)壁48上，甚至可超過兩個傾斜側(cè)壁48跨在鰭狀結(jié)構(gòu)18的第一部分36與第二部分38上。以圖8所揭露的實施例來看，柵極結(jié)構(gòu)32優(yōu)選設(shè)置于淺溝隔離30上表面44以及上半部40的兩個傾斜側(cè)壁48上，并同時切齊兩個傾斜側(cè)壁48與鰭狀結(jié)構(gòu)18交界處。柵極結(jié)構(gòu)32旁的間隙壁34則優(yōu)選設(shè)在鰭狀結(jié)構(gòu)18的第一部分36與第二部分38上。以圖9所揭露的實施例來看，柵極結(jié)構(gòu)32優(yōu)選設(shè)置于淺溝隔離30上表面40、二傾斜側(cè)壁48以及鰭狀結(jié)構(gòu)18的第一部分36與第二部分38上，柵極結(jié)構(gòu)32旁的間隙壁34則設(shè)于鰭狀結(jié)構(gòu)18上。

另外需注意的是，由于設(shè)置于第二區(qū)域16上的柵極結(jié)構(gòu)50是與第一區(qū)域14或淺溝隔離30上的柵極結(jié)構(gòu)32一同形成，因此第二區(qū)域16上的柵極結(jié)構(gòu)50優(yōu)選與淺溝隔離30上的柵極結(jié)構(gòu)32具有相同組成，且其上表面優(yōu)選與第一區(qū)域14或淺溝隔離30上的柵極結(jié)構(gòu)32上表面齊平。

之后可依據(jù)制作工藝需求進行后續(xù)鰭狀結(jié)構(gòu)晶體管制作工藝，例如可于間隙壁34兩側(cè)的鰭狀結(jié)構(gòu)18中形成一源極/漏極區(qū)域及/或外延層、選擇性于源極/漏極區(qū)域及/或外延層的表面形成一金屬硅化物(圖未示)、形成一接觸洞蝕刻停止層覆蓋虛置柵極，并形成一層間介電層于接觸洞蝕刻停止層上。之后可進行一金屬柵極置換(replacement metal gate)制作工藝，先平坦化部分的層間介電層及接觸洞蝕刻停止層，并再將前述由多晶硅材料所構(gòu)成的柵極結(jié)構(gòu)32轉(zhuǎn)換為金屬柵極的柵極結(jié)構(gòu)。由于金屬柵極置換制作工藝為本領(lǐng)域所熟知技術(shù)，在此不另加贅述。至此即完成本發(fā)明半導體元件的制作。

綜上所述，本發(fā)明主要公開一種于兩個鰭狀結(jié)構(gòu)之間制作淺溝隔離的方法，其主要先利用一圖案化硬掩模去除部分基底上的鰭狀結(jié)構(gòu)與淺溝隔離形成凹槽，然后再填入絕緣材料于凹槽內(nèi)形成另一淺溝隔離。拔除圖案化硬掩模后新形成的淺溝隔離頂部便會高于旁邊的鰭狀結(jié)構(gòu)上表面。由于鰭狀結(jié)構(gòu)之間的淺溝隔離高于周邊的鰭狀結(jié)構(gòu)表面，后續(xù)所形成的柵極結(jié)構(gòu)便可直接跨在鰭狀結(jié)構(gòu)上而不至深入基底而影響原本淺溝隔離的絕緣效果。

以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，都應(yīng)屬本發(fā)明的涵蓋范圍。