本發(fā)明涉及一種存儲(chǔ)器，且特別是涉及一種靜態(tài)隨機(jī)存取存儲(chǔ)器。

背景技術(shù)：

隨機(jī)存取存儲(chǔ)器(Random Access Memory，RAM)為一種揮發(fā)性的(volatile)存儲(chǔ)器，而廣泛的應(yīng)用于信息電子產(chǎn)品中。一般而言，隨機(jī)存取存儲(chǔ)器包括靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory，SRAM)與動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory，DRAM)。

靜態(tài)隨機(jī)存取存儲(chǔ)器對(duì)于數(shù)據(jù)處理的速度較快，且其制作工藝可與互補(bǔ)式金屬氧化物半導(dǎo)體晶體管(Complementary Metal Oxide Semiconductor，CMOS)的制作工藝整合在一起，因此靜態(tài)隨機(jī)存取存儲(chǔ)器的制作工藝較為簡(jiǎn)易。

然而，現(xiàn)有的靜態(tài)隨機(jī)存取存儲(chǔ)器的缺點(diǎn)為存儲(chǔ)單元所占的面積大，而無(wú)法有效地提高元件集成成度。因此，如何進(jìn)一步縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元的尺寸為目前積極發(fā)展的目標(biāo)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器，其可有效地縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元的尺寸。

本發(fā)明提出一種靜態(tài)隨機(jī)存取存儲(chǔ)器，包括至少一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元。靜態(tài)隨機(jī)存取存儲(chǔ)單元的柵極布局包括第一條狀摻雜區(qū)、第二條狀摻雜區(qū)、第三條狀摻雜區(qū)與第四條狀摻雜區(qū)、凹入式柵極線(recessed gate line)、第一柵極線及第二柵極線。第一條狀摻雜區(qū)、第二條狀摻雜區(qū)、第三條狀摻雜區(qū)與第四條狀摻雜區(qū)依序設(shè)置于基底中且彼此分離。凹入式柵極線相交于第一條狀摻雜區(qū)、第二條狀摻雜區(qū)、第三條狀摻雜區(qū)與第四條狀摻雜區(qū)。第一條狀摻雜區(qū)、第二條狀摻雜區(qū)、第三條狀摻雜區(qū)與第四條狀摻雜區(qū)在與凹入式柵極線的相交處斷開(kāi)。第一柵極線相交于第一條狀摻雜區(qū)與第二條狀摻雜區(qū)。第一條狀摻雜區(qū)與第二條狀摻雜區(qū)在與第一柵極線的相交處斷開(kāi)。第二柵極線相交于第三條狀摻雜區(qū)與第四條狀摻雜區(qū)。第三條狀摻雜區(qū)與第四條狀摻雜區(qū)在與第二柵極線的相交處斷開(kāi)。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第一條狀摻雜區(qū)與第四條狀摻雜區(qū)可具有第一導(dǎo)電型，且第二條狀摻雜區(qū)與第三條狀摻雜區(qū)可具有第二導(dǎo)電型。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，凹入式柵極線的頂表面可低于基底的頂表面。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第一柵極線可為平面式導(dǎo)線(planar conductive line)或凹入式導(dǎo)線(recessed conductive line)。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第二柵極線可為平面式導(dǎo)線或凹入式導(dǎo)線。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，位于凹入式柵極線與第一柵極線之間的第一條狀摻雜區(qū)與第二條狀摻雜區(qū)可通過(guò)第一連接構(gòu)件而電連接。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第一連接構(gòu)件可為狹縫接觸窗(slit contact)或?qū)Ь€與接觸窗的組合。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第二柵極線可電連接至第一連接構(gòu)件。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，位于凹入式柵極線與第二柵極線之間的第三條狀摻雜區(qū)與第四條狀摻雜區(qū)可通過(guò)第二連接構(gòu)件而電連接。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第二連接構(gòu)件可為狹縫接觸窗或?qū)Ь€與接觸窗的組合。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第一柵極線可電連接至第二連接構(gòu)件。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，在第一柵極線與第二柵極線遠(yuǎn)離凹入式柵極線的一側(cè)，第二條狀摻雜區(qū)與第三條狀摻雜區(qū)可通過(guò)第三連接構(gòu)件進(jìn)行電連接。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第三連接構(gòu)件可為狹縫接觸窗、連接用摻雜區(qū)(doped region for connection)或?qū)Ь€與接觸窗的組合。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，靜態(tài)隨機(jī)存取存儲(chǔ)單元的數(shù)量可為多個(gè)，且在第一柵極線與第二柵極線遠(yuǎn)離凹入式柵極線的一側(cè)，位于相鄰兩個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元之間的第一條狀摻雜區(qū)與第四條狀摻雜區(qū)可通過(guò)第四連接構(gòu)件進(jìn)行電連接。

依照本發(fā)明的一實(shí)施例所述，在靜態(tài)隨機(jī)存取存儲(chǔ)器中，第四連接構(gòu)件可為狹縫接觸窗、連接用摻雜區(qū)或?qū)Ь€與接觸窗的組合。

基于上述，在本發(fā)明所提出的靜態(tài)隨機(jī)存取存儲(chǔ)器中，由于采用凹入式柵極線來(lái)作為通道柵晶體管(pass-gate transistor)的柵極，所以可有效地縮小通道柵晶體管的柵極尺寸，且可大幅地縮小凹入式柵極線與其相鄰的內(nèi)連線構(gòu)件之間的距離，因此可有效地縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元的尺寸，進(jìn)而提高存儲(chǔ)器元件的集成度。另外，通過(guò)上述靜態(tài)隨機(jī)存取存儲(chǔ)單元的柵極布局，通道柵晶體管的效能(performance)與下拉晶體管的效能可分別控制。此外，上述靜態(tài)隨機(jī)存取存儲(chǔ)單元的柵極布局可通過(guò)較簡(jiǎn)易的光學(xué)鄰近修正(OPC)與制作工藝來(lái)進(jìn)行制作。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附的附圖作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1A為本發(fā)明第一實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器的上視圖；

圖1B為沿著圖1A中的I-I’剖面線的剖視圖；

圖1C為沿著圖1A中的II-II’剖面線的剖視圖；

圖2為本發(fā)明第二實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器的上視圖；

圖3為本發(fā)明第三實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器的上視圖。

符號(hào)說(shuō)明

10、20、30：靜態(tài)隨機(jī)存取存儲(chǔ)器

100：基底

102、104、106、108：條狀摻雜區(qū)

110：凹入式柵極線

112、112a、114、114a：柵極線

116：隔離結(jié)構(gòu)

118：溝槽

120、126、132：介電層

122、134：阻障層

124：頂蓋層

128：間隙壁

130、136、146、146a、148、148a：連接構(gòu)件

138、142、146b、148b、150、152：接觸窗

140、144：導(dǎo)線

MC：靜態(tài)隨機(jī)存取存儲(chǔ)單元

PD1、PD2：下拉晶體管

PG1、PG2：通道柵晶體管

PU1、PU2：上拉晶體管

具體實(shí)施方式

下文中參照隨附附圖來(lái)更充分地描述本發(fā)明實(shí)施例。然而，本發(fā)明可以多種不同的形式來(lái)實(shí)踐，并不限于文中所述的實(shí)施例。以下實(shí)施例中所提到的方向用語(yǔ)，例如“上”等，僅是參考附加附圖的方向，因此使用的方向用語(yǔ)是用來(lái)詳細(xì)說(shuō)明，而非用來(lái)限制本發(fā)明。此外，在附圖中為明確起見(jiàn)可能將各層的尺寸以及相對(duì)尺寸作夸張的描繪。

圖1A為本發(fā)明第一實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器的上視圖。在圖1A中，省略了介電層與間隙壁的繪示，以更明確地進(jìn)行說(shuō)明。圖1B為沿著圖1A中的I-I’剖面線的剖視圖。圖1C為沿著圖1A中的II-II’剖面線的剖視圖。

請(qǐng)參照?qǐng)D1A，靜態(tài)隨機(jī)存取存儲(chǔ)器10包括至少一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元MC。在此實(shí)施例中，靜態(tài)隨機(jī)存取存儲(chǔ)器10是以包括多個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元MC為例來(lái)進(jìn)行說(shuō)明。靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的柵極布局包括條狀摻雜區(qū)102、條狀摻雜區(qū)104、條狀摻雜區(qū)106與條狀摻雜區(qū)108、凹入式柵極線110、柵極線112及柵極線114。此外，在靜態(tài)隨機(jī)存取存儲(chǔ)單元MC可包括通道柵晶體管PG1、PG2、下拉晶體管PD1、PD2與上拉晶體管PU1、PU2。在實(shí)施例中，通道柵晶體管PG1、PG2與下拉晶體管PD1、PD2分別是以N型金屬氧化物半晶體管(NMOS transistor)為例來(lái)進(jìn)行說(shuō)明，且上拉晶體管PU1、PU2分別是以P型金屬氧化物半晶體管(PMOS transistor)為例來(lái)進(jìn)行說(shuō)明。

條狀摻雜區(qū)102、條狀摻雜區(qū)104、條狀摻雜區(qū)106與條狀摻雜區(qū)108依序設(shè)置于基底100中且彼此分離。條狀摻雜區(qū)102與條狀摻雜區(qū)108可具有第一導(dǎo)電型，且條狀摻雜區(qū)104與條狀摻雜區(qū)106可具有第二導(dǎo)電型，其中第一導(dǎo)電型與第二導(dǎo)電型為不同導(dǎo)電型。條狀摻雜區(qū)102與條狀摻雜區(qū)108分別可作為通道柵晶體管PG1、PG2中的源極區(qū)與漏極區(qū)以及下拉晶體管PD1、PD2中的源極區(qū)與漏極區(qū)。條狀摻雜區(qū)104與條狀摻雜區(qū)106分別可作為上拉晶體管PU1、PU2中的源極區(qū)與漏極區(qū)?；?00例如是半導(dǎo)體基底，如硅基底。在此實(shí)施例中，第一導(dǎo)電型例如是N型，且第二導(dǎo)電型例如是P型。

此外，靜態(tài)隨機(jī)存取存儲(chǔ)器10還包括隔離結(jié)構(gòu)116。隔離結(jié)構(gòu)116設(shè)置于條狀摻雜區(qū)102、條狀摻雜區(qū)104、條狀摻雜區(qū)106與條狀摻雜區(qū)108中的相鄰兩者之間。隔離結(jié)構(gòu)116例如是淺溝槽隔離結(jié)構(gòu)(STI)。隔離結(jié)構(gòu)116的材料例如是氧化硅。

請(qǐng)同時(shí)參照?qǐng)D1A與圖1B，凹入式柵極線110相交于條狀摻雜區(qū)102、條狀摻雜區(qū)104、條狀摻雜區(qū)106與條狀摻雜區(qū)108。條狀摻雜區(qū)102、條狀摻雜區(qū)104、條狀摻雜區(qū)106與條狀摻雜區(qū)108在與凹入式柵極線110的相交處斷開(kāi)。凹入式柵極線110可用以作為通道閘晶體管PG1、PG2中的柵極。凹入式柵極線110的頂表面可低于基底100的頂表面。

以下，以通道柵晶體管PG1為例來(lái)說(shuō)明凹入式柵極線110的態(tài)樣。凹入式柵極線110可設(shè)置于溝槽118。凹入式柵極線110的材料例如是鎢、銅或鋁。此外，在溝槽118的表面上可設(shè)置介電層120，在介電層120與凹入式柵極線110之間可設(shè)置阻障層122，且在凹入式柵極線110上可設(shè)置填滿溝槽118的頂蓋層(cap layer)124。介電層120的材料例如是氧化硅。阻障層122的材料例如是TiN。頂蓋層124的材料例如是氧化硅。

由于采用凹入式柵極線110作為通道柵晶體管PG1、PG2中的柵極，所以可使得通道柵晶體管PG1、PG2具有U型通道區(qū)，因此可進(jìn)一步地縮小通道晶體管PG1、PG2的柵極尺寸，進(jìn)而可縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸。此外，凹入式柵極線110可電連接通道柵晶體管PG1的柵極與PG2的柵極，所以凹入式柵極線110本身可作為字符線使用，因此無(wú)需通過(guò)額外的內(nèi)連線結(jié)構(gòu)來(lái)電連接通道柵晶體管PG1的柵極與通道柵晶體管PG2的柵極，因此有助于縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸。

柵極線112相交于條狀摻雜區(qū)102與條狀摻雜區(qū)104。條狀摻雜區(qū)102與條狀摻雜區(qū)104在與柵極線112的相交處斷開(kāi)。柵極線112可作為下拉晶體管PD1中的柵極與上拉晶體管PU1中的柵極。柵極線114相交于條狀摻雜區(qū)106與條狀摻雜區(qū)108。條狀摻雜區(qū)106與條狀摻雜區(qū)108在與柵極線114的相交處斷開(kāi)。柵極線114可作為下拉晶體管PD2中的柵極與上拉晶體管PU2中的柵極。柵極線112與柵極線114分別可為平面式導(dǎo)線或凹入式導(dǎo)線。平面式導(dǎo)線意指導(dǎo)線位于基底100的頂表面上的導(dǎo)線結(jié)構(gòu)。凹入式導(dǎo)線意指導(dǎo)線的頂表面低于基底100的頂表面的導(dǎo)線結(jié)構(gòu)，其相似于凹入式柵極線110的結(jié)構(gòu)，可參考上述對(duì)于凹入式柵極線110的說(shuō)明，于此不再贅述。在此實(shí)施例中，柵極線112與柵極線114是以平面式導(dǎo)線為例來(lái)進(jìn)行說(shuō)明。

以下，以下拉晶體管PD1的柵極線112為例來(lái)說(shuō)明平面式導(dǎo)線的態(tài)樣。柵極線112可設(shè)置于基底100上。柵極線112的材料例如是摻雜多晶硅、摻雜多晶硅與硅自對(duì)準(zhǔn)金屬硅化物(silicon salicide)的組合或摻雜多晶硅與金屬的組合等的導(dǎo)體材料。此外，在柵極線112與基底100之間可設(shè)置介電層126，在柵極線112的側(cè)壁上可設(shè)置間隙壁128。介電層126的材料例如是氧化硅。間隙壁128的材料例如是氧化硅或氮化硅。此外，采用平面式導(dǎo)線的柵極線114的結(jié)構(gòu)可參考上述對(duì)于柵極線112的說(shuō)明，于此不再贅述。

通過(guò)上述靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的柵極布局，通道柵晶體管PG1、PG2的效能與下拉晶體管PD1、PD2的效能可分別控制。此外，上述靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的柵極布局可通過(guò)較簡(jiǎn)易的光學(xué)鄰近修正與制作工藝來(lái)進(jìn)行制作。

請(qǐng)同時(shí)參照?qǐng)D1A至圖1C，位于凹入式柵極線110與柵極線112之間的條狀摻雜區(qū)102與條狀摻雜區(qū)104可通過(guò)連接構(gòu)件130而電連接。連接構(gòu)件130可為狹縫接觸窗或?qū)Ь€與接觸窗的組合。連接構(gòu)件130的材料例如是鎢、銅或鋁。在此實(shí)施例中，連接構(gòu)件130是以狹縫接觸窗為例來(lái)進(jìn)行說(shuō)明。狹縫接觸窗意指延伸于待電連接的兩個(gè)以上構(gòu)件上方且將其進(jìn)行電連接的狹長(zhǎng)接觸窗結(jié)構(gòu)。在其他實(shí)施例中，連接構(gòu)件130也可為組合使用導(dǎo)線與接觸窗的一般內(nèi)連線結(jié)構(gòu)。相較于組合使用導(dǎo)線與接觸窗的一般內(nèi)連線結(jié)構(gòu)，當(dāng)連接構(gòu)件130采用狹縫接觸窗的型態(tài)時(shí)，能有效地縮小狹縫接觸窗在其短邊方向的尺寸，而可進(jìn)一步縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸。

以下，以連接構(gòu)件130為例來(lái)說(shuō)明狹縫接觸窗的態(tài)樣。連接構(gòu)件130可設(shè)置于介電層132中并延伸至條狀摻雜區(qū)102與條狀摻雜區(qū)104上方，且將位于隔離結(jié)構(gòu)116兩側(cè)的條狀摻雜區(qū)102與條狀摻雜區(qū)104進(jìn)行電連接。介電層132的材料例如是氧化硅。此外，在連接構(gòu)件130與介電層132之間、連接構(gòu)件130與條狀摻雜區(qū)102之間以及連接構(gòu)件130與條狀摻雜區(qū)104之間更可設(shè)置阻障層134。阻障層134的材料例如是TiN。

另外，位于凹入式柵極線110與柵極線114之間的條狀摻雜區(qū)106與條狀摻雜區(qū)108可通過(guò)連接構(gòu)件136而電連接。連接構(gòu)件136可為狹縫接觸窗或?qū)Ь€與接觸窗的組合。連接構(gòu)件136的材料例如是鎢、銅或鋁。在此實(shí)施例中，連接構(gòu)件136是以狹縫接觸窗為例來(lái)進(jìn)行說(shuō)明。在其他實(shí)施例中，連接構(gòu)件136也可為組合使用導(dǎo)線與接觸窗的一般內(nèi)連線結(jié)構(gòu)。相較于組合使用導(dǎo)線與接觸窗的一般內(nèi)連線結(jié)構(gòu)，當(dāng)連接構(gòu)件136采用狹縫接觸窗的型態(tài)時(shí)，能有效地縮小狹縫接觸窗在其短邊方向的尺寸，而可進(jìn)一步縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸。

柵極線112可電連接至連接構(gòu)件136，且柵極線114可電連接至連接構(gòu)件130。柵極線112例如是利用接觸窗138與導(dǎo)線140而電連接至連接構(gòu)件136，但本發(fā)明并不以此為限。柵極線114例如是利用接觸窗142與導(dǎo)線144而電連接至連接構(gòu)件130，但本發(fā)明并不以此為限。在圖1A中為了簡(jiǎn)化說(shuō)明，導(dǎo)線140、144以雙箭頭表示，但實(shí)際上導(dǎo)線140、144可分別為通過(guò)內(nèi)連線制作工藝所制作的內(nèi)連線構(gòu)件。接觸窗138、導(dǎo)線140、接觸窗142與導(dǎo)線144的材料分別例如是鎢、銅或鋁。

在柵極線112與柵極線114遠(yuǎn)離凹入式柵極線110的一側(cè)，條狀摻雜區(qū)104與條狀摻雜區(qū)106可通過(guò)連接構(gòu)件146進(jìn)行電連接。連接構(gòu)件146可將上拉晶體管PU1、PU2的一個(gè)端子電連接至高參考電壓，如Vdd。連接構(gòu)件146可為狹縫接觸窗、連接用摻雜區(qū)(請(qǐng)參照?qǐng)D2)或?qū)Ь€與接觸窗的組合。連接構(gòu)件146的材料例如是鎢、銅或鋁。在此實(shí)施例中，連接構(gòu)件146是以狹縫接觸窗為例來(lái)進(jìn)行說(shuō)明。在其他實(shí)施例中，連接構(gòu)件146也可為連接用摻雜區(qū)或組合使用導(dǎo)線與接觸窗的一般內(nèi)連線結(jié)構(gòu)。相較于組合使用導(dǎo)線與接觸窗的一般內(nèi)連線結(jié)構(gòu)，當(dāng)連接構(gòu)件146采用狹縫接觸窗的型態(tài)時(shí)，能有效地縮小狹縫接觸窗在其短邊方向的尺寸，而可進(jìn)一步縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸。

在柵極線112與柵極線114遠(yuǎn)離凹入式柵極線110的一側(cè)，位于相鄰兩個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元MC之間的條狀摻雜區(qū)102與條狀摻雜區(qū)108可通過(guò)連接構(gòu)件148進(jìn)行電連接。連接構(gòu)件148可將下拉晶體管PD1、PD2的一個(gè)端子電連接至低參考電壓，如Vss或接地。連接構(gòu)件148可為狹縫接觸窗、連接用摻雜區(qū)(請(qǐng)參照?qǐng)D2)或?qū)Ь€與接觸窗的組合。連接構(gòu)件148的材料例如是鎢、銅或鋁。在此實(shí)施例中，連接構(gòu)件148是以狹縫接觸窗為例來(lái)進(jìn)行說(shuō)明。在其他實(shí)施例中，連接構(gòu)件148也可為連接用摻雜區(qū)或組合使用導(dǎo)線與接觸窗的一般內(nèi)連線結(jié)構(gòu)。相較于組合使用導(dǎo)線與接觸窗的一般內(nèi)連線結(jié)構(gòu)，當(dāng)連接構(gòu)件148采用狹縫接觸窗的型態(tài)時(shí)，能有效地縮小狹縫接觸窗在其短邊方向的尺寸，而可進(jìn)一步縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸。

請(qǐng)參照?qǐng)D1A，靜態(tài)隨機(jī)存取存儲(chǔ)單元MC還包括接觸窗150、152。接觸窗150、152分別連接于位于凹入式柵極線110遠(yuǎn)離柵極線112與柵極線114的一側(cè)的條狀摻雜區(qū)102與條狀摻雜區(qū)108。接觸窗150可將通道柵晶體管PG1的一個(gè)端子電連接至位線。接觸窗152可將通道柵晶體管PG2的一個(gè)端子電連接至另一位線。接觸窗150、152的材料例如是鎢、銅或鋁等金屬。

基于上述實(shí)施例可知，由于采用凹入式柵極線110來(lái)作為通道柵晶體管PG1、PG2的柵極，所以可有效地縮小通道柵晶體管PG1、PG2的柵極尺寸，且可大幅地縮小凹入式柵極線110與其相鄰的內(nèi)連線構(gòu)件(連接構(gòu)件130、136及接觸窗150、152)之間的距離，因此可有效地縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸，進(jìn)而提高存儲(chǔ)器元件的集成度。另外，通過(guò)上述靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的柵極布局，通道柵晶體管PG1、PG2的效能與下拉晶體管PD1、PD2的效能可分別控制。此外，上述靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的柵極布局可通過(guò)較簡(jiǎn)易的光學(xué)鄰近修正與制作工藝來(lái)進(jìn)行制作。

圖2為本發(fā)明第二實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器的上視圖。在圖2中，省略了介電層與間隙壁的繪示，以更明確地進(jìn)行說(shuō)明。

請(qǐng)同時(shí)參照?qǐng)D1A與圖2，圖2的靜態(tài)隨機(jī)存取存儲(chǔ)器20與圖1的靜態(tài)隨機(jī)存取存儲(chǔ)器10的差異如下。在圖2的靜態(tài)隨機(jī)存取存儲(chǔ)器20中，連接構(gòu)件146a、148a分別為連接用摻雜區(qū)。連接構(gòu)件146a與條狀摻雜區(qū)104、106可具有相同的第二導(dǎo)電型，而可通過(guò)同一道離子注入制作工藝而同時(shí)形成。連接構(gòu)件148a與條狀摻雜區(qū)102、108可具有相同的第一導(dǎo)電型，而可通過(guò)同一道離子注入制作工藝而同時(shí)形成。連接構(gòu)件146a可通過(guò)接觸窗146b電連接至高參考電壓(Vdd)。連接構(gòu)件148a可通過(guò)接觸窗148b電連接至低參考電壓(Vss或接地)。此外，圖2與圖1中相同的構(gòu)件使用相同的符號(hào)表示，于此省略其說(shuō)明。

相較于圖1的第一實(shí)施例，由于圖2的第二實(shí)施例采用連接用摻雜區(qū)作為連接構(gòu)件146a、148a，因此可更進(jìn)一步地縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸。

圖3為本發(fā)明第三實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器的上視圖。在圖3中，省略了介電層與間隙壁的繪示，以更明確地進(jìn)行說(shuō)明。

請(qǐng)同時(shí)參照?qǐng)D1A與圖3，圖3的靜態(tài)隨機(jī)存取存儲(chǔ)器30與圖1的靜態(tài)隨機(jī)存取存儲(chǔ)器10的差異如下。在圖3的靜態(tài)隨機(jī)存取存儲(chǔ)器30中，柵極線112a、114a分別為凹入式導(dǎo)線。此外，圖3與圖1中相同的構(gòu)件使用相同的符號(hào)表示，于此省略其說(shuō)明。

相較于圖1的第一實(shí)施例，由于圖3的第三實(shí)施例采用凹入式導(dǎo)線作為柵極線112a、114a，因此可更進(jìn)一步地縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元MC的尺寸。

綜上所述，在上述實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器中，由于采用凹入式柵極線來(lái)作為通道柵晶體管的柵極，所以可有效地縮小靜態(tài)隨機(jī)存取存儲(chǔ)單元的尺寸，進(jìn)而提高存儲(chǔ)器元件的集成度。此外，通過(guò)上述靜態(tài)隨機(jī)存取存儲(chǔ)單元的柵極布局可分別控制通道柵晶體管的效能與下拉晶體管的效能，且可通過(guò)較簡(jiǎn)易的光學(xué)鄰近修正與制作工藝來(lái)進(jìn)行制作。

雖然結(jié)合以上實(shí)施例公開(kāi)了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以附上的權(quán)利要求所界定的為準(zhǔn)。