說明一種光電子半導體芯片。此外，說明一種用于制造這樣的半導體芯片的方法。

技術實現(xiàn)要素：

要解決的任務在于，說明一種光電子半導體芯片，其具有高效的光耦合輸出。

該任務特別是通過具有獨立專利權(quán)利要求的特征的光電子半導體芯片來解決。優(yōu)選的改進方案是從屬權(quán)利要求的主題。

根據(jù)至少一種實施方式，所述光電子半導體芯片是發(fā)光二極管或激光二極管。半導體芯片被設置用于在運行中發(fā)射電磁輻射。例如，在半導體芯片的運行中產(chǎn)生可見光或近紅外輻射。特別可以的是，半導體芯片被設置用于產(chǎn)生黃光，橙光及/或紅光，或產(chǎn)生在760nm（含760nm）和870nm之間的波長范圍內(nèi)的近紅外輻射。

根據(jù)至少一種實施方式，所述光電子半導體芯片包括至少一個半導體層序列。特別是，該半導體層序列外延生長。半導體層序列優(yōu)選基于III-V族化合物半導體材料。該半導體材料例如是氮化物化合物半導體材料、如Al_nIn_1-n-mGa_mN或磷化物化合物半導體材料、如Al_nIn_1-n-mGa_mP或砷化物化合物半導體材料、如Al_nIn_1-n-mGa_mAs，其中分別有0≤n≤1，0≤m≤1且n + m≤1。在此，半導體層序列可以具有摻雜物以及附加成分。然而，為簡單起見，只說明半導體層序列的晶格的主要成分，即Al，As，Ga，In，N或P，即使這些可以部分由少量的其它物質(zhì)來代替和/或補充。

根據(jù)至少一種實施方式，半導體層序列包括n導通的層序列。 n導通的層序列連續(xù)地或區(qū)域地n摻雜。n導通的層序列可以具有一個或多個子層。術語層序列因此并不一定意味著，在n導通的層序列中必須存在多個層。

根據(jù)至少一種實施方式，半導體芯片具有p導通的層序列，該p導通的層序列包括一個或優(yōu)選多個p導通的層。該p導通的層序列優(yōu)選p摻雜。

根據(jù)至少一種實施方式，半導體芯片具有至少一個有源區(qū)。在n導通的層序列和p導通的層序列之間設置所述一個或多個有源區(qū)。

特別是，有源區(qū)與所述n導通的層序列直接接觸，并與p導通的層序列直接接觸。有源區(qū)例如包括pn結(jié)、單量子阱結(jié)構(gòu)或者多量子阱結(jié)構(gòu)。尤其，有源區(qū)域包括多個量子阱，所述量子阱彼此被勢壘層分開。

根據(jù)至少一種實施方式，半導體層序列，一個或多個蝕刻標志層。至少一個蝕刻標志層位于p導通的層序列中或處，或位于n導通的層序列中。如果存在多個蝕刻標志層，則蝕刻標志層可以分別位于p導通的層序列中和n導通的層序列中。多個蝕刻標志層也可以在所述層序列中的一個中。

根據(jù)至少一種實施方式，半導體芯片具有一個或多個蝕刻結(jié)構(gòu)。在此，至少一個蝕刻結(jié)構(gòu)至少在較大的區(qū)域中或整面地伸展，至少直至蝕刻標志層中。這意味著，通過蝕刻結(jié)構(gòu)，蝕刻標志層至少局部裸露和/或在產(chǎn)生蝕刻結(jié)構(gòu)時至少部分地去除蝕刻標志層的材料。也可以的是，在產(chǎn)生蝕刻結(jié)構(gòu)時超過較大區(qū)域地完全地去除蝕刻標志層。例如，蝕刻結(jié)構(gòu)以橫截面來看具有棱柱形或梯形形狀，其中蝕刻結(jié)構(gòu)的寬度在朝向有源區(qū)的方向上優(yōu)選地減小。

根據(jù)至少一種實施方式，蝕刻標志層具有標志成分。標志成分優(yōu)選地是蝕刻標志層所基于的半導體材料的主要組分。替代地，標志成分可以是蝕刻標志層的摻雜。

根據(jù)至少一種實施方式，蝕刻標志層在朝向蝕刻結(jié)構(gòu)的方向上并且在遠離有源區(qū)的方向上與以下層相鄰，該層不含標志成分或僅少量具有標志成分。這特別是意味著，標志成分最多以雜質(zhì)的形式存在和/或在此層中的標志成分的含量，相比于蝕刻標志層至少減小到二分之一或五分之一或十分之一或百分之一。換言之，該層沒有標志成分或者相比于蝕刻標志層少量具有標志成分。

根據(jù)至少一種實施方式，在蝕刻標志層處的標志成分具有至少0.5％、或1％或1.75％的原子份額。替代地或附加地，該份額為最高20％或10％或5％或3.5％。換言之，標志成分于是僅構(gòu)成蝕刻標志層的相對小的份額。

在至少一種實施方式中，半導體芯片包括半導體層序列。該半導體層序列具有n導通的層序列以及p導通的層序列和位于所述層序列之間的用于產(chǎn)生電磁輻射的有源區(qū)。此外，在半導體層序列中，至少一個蝕刻標志層位于p導通的層序列中或處，和/或位于n導通的層序列中或處。此外，在半導體層序列上的蝕刻結(jié)構(gòu)位于蝕刻標志層的背向有源區(qū)的側(cè)上。在此，蝕刻結(jié)構(gòu)至少局部地伸展，至少直至蝕刻標志層中。蝕刻標志層具有標志成分，該標志成分在沿朝向蝕刻結(jié)構(gòu)的方向和/或遠離有源區(qū)的方向與蝕刻標志層相鄰的層中不存在或僅以減少的含量存在。

特別是，在薄膜發(fā)光二極管中、即在沒有生長襯底的發(fā)光二極管中，在有源區(qū)中產(chǎn)生的光在該半導體層序列中的相對薄的層分組中傳播，直到所產(chǎn)生的光或者被耦合輸出或者被吸收。因為由于半導體材料的高折射率，光每射到耦合輸出面上的耦合輸出概率是相對小的，所以光在半導體中相對長地行進，直至進行耦合輸出。與此相應地，薄膜發(fā)光二極管的效率相對強烈地依賴于在半導體層序列中或處的吸收。

吸收在此例如通過金屬接觸面實現(xiàn)，因為這樣的接觸面針對電連接并且不針對光學特性進行優(yōu)化。這樣的金屬接觸面位于半導體層序列的一側(cè)或兩側(cè)上。為了使光遠離電接觸面或減小擊中概率，特別在基于InGaAlP或InAlGaAs的薄膜發(fā)光二極管中在與所述接觸面相對的側(cè)上蝕刻具有所謂的微棱鏡的蝕刻結(jié)構(gòu)。通過這種蝕刻結(jié)構(gòu)，半導體材料被局部去除。

這樣的蝕刻結(jié)構(gòu)也導致，擴展電流的層局部缺失或強烈被減薄，使得在所述區(qū)域中沒有或只有少量載流子流動直至電接觸面下方，并從那里流入到有源區(qū)中，并且在那里產(chǎn)生光。換言之，避免金屬接觸面附近的光產(chǎn)生。此外，半導體層序列的剩余半導體材料是逐漸變窄的，使得光所經(jīng)過的單位路程上的光射到表面上的概率提高。由此提高光的耦合輸出概率。也通過蝕刻結(jié)構(gòu)和與此相關聯(lián)的微棱鏡狀結(jié)構(gòu)提高耦合輸出概率，因為光在蝕刻結(jié)構(gòu)處反射和/或散射。在此，這樣的蝕刻結(jié)構(gòu)一般通過等離子體蝕刻方法產(chǎn)生，特別是通過利用感應耦合等離子體（英語：inductive coupled plasma，感應耦合等離子體或簡稱ICP）的蝕刻來產(chǎn)生。

然而，在這種蝕刻方法中，準確地擊中正確的蝕刻深度是相對困難的。如果過深蝕刻，則有源區(qū)被干擾，由此能夠造成較差的小電流行為，較差的溫度變化過程和初始的正老化。而過淺的刻蝕導致較差的光耦合輸出，并且因此導致效率較低的部件。因此困難的是，可重復地實現(xiàn)合適的蝕刻深度。如果在時間上、即在預先確定的持續(xù)時間之后發(fā)送蝕刻的中斷，則波動的蝕刻速率或在半導體層序列中由于外延生長所致的層厚度波動使精確地擊中適合的蝕刻深度變難。

在此描述的半導體芯片具有蝕刻標志層。如果標志成分在蝕刻時被裸露，則該標志成分可以被檢測到，并且一旦檢測到標志成分就停止蝕刻結(jié)構(gòu)的蝕刻，或者在標志成分特別是在或從蝕刻等離子體中出現(xiàn)或消失后的確定的時間之后停止蝕刻。因此，可以以可控制的方式，在半導體材料上實現(xiàn)在蝕刻結(jié)構(gòu)和有源區(qū)之間的相對薄的區(qū)域，使得在所述區(qū)域中的小的電流注入到有源區(qū)中并且實現(xiàn)高的光耦合輸出效率。換句話說，在產(chǎn)生蝕刻結(jié)構(gòu)時，蝕刻標志層允許蝕刻的提早和準確停止。

根據(jù)至少一種實施方式，有源區(qū)基于InAlGaP或InAlGaAs。在此，有源區(qū)可以具有一個或多個層，所述一個或多個層沒有相應的半導體材料的主要組分中的一種或多種。換句話說，于是有源區(qū)具有變化的材料組成。

根據(jù)至少一種實施方式，蝕刻標志層位于p導通的層序列中。優(yōu)選地，蝕刻標志層然后基于InAlGaP或InAlGaAs。替代地或附加地，這樣的蝕刻標志層也存在于n導通的層序列中。

根據(jù)至少一種實施方式，蝕刻標志層基于In_1-x-yAl_yGa_xP或In_1-x-yAl_yGa_xAs。在此適用：x + y <1。標志成分在此是Ga，其中x優(yōu)選大于等于0.001或0.005或0.01或0.02。替代地或附加地，x小于等于0.2或0.15或0.1或0.075?？梢赃m用：y大于等于0.3或0.35或0.4和/或y小于等于0.5或0.55或0.6。

根據(jù)至少一種實施方式，蝕刻標志層的厚度為至少50nm或100nm或150nm或200nm。替換地或附加地，蝕刻標志層的厚度最高為800nm或600nm或500nm或400nm。

根據(jù)至少一種實施方式，蝕刻標志層內(nèi)標志成分的含量是恒定的。恒定特別是意味著，該標志成分的局部存在的含量與平均含量最高偏差30％或20％或10％或5％。換句話說，標志成分的有針對性的含量波動然后沒有被引入到蝕刻標志層中。

根據(jù)至少一種實施方式，蝕刻標志層在朝向蝕刻結(jié)構(gòu)的方向上并且在遠離有源區(qū)的方向上直接位于有源區(qū)處。換句話說，于是有源區(qū)與蝕刻標志層接觸。

根據(jù)至少一種實施方式，蝕刻標志層與有源區(qū)間隔開。即，一方面蝕刻標志層位于有源區(qū)和蝕刻結(jié)構(gòu)之間，并且另一方面半導體層序列的至少一個另外的層位于蝕刻標志層和有源區(qū)之間。

根據(jù)至少一種實施方式，各一個另外的層位于蝕刻標志層的兩側(cè)，所述兩個另外的層在制造公差的范圍內(nèi)優(yōu)選地具有相同的材料組成。特別是，這兩個另外的層分別沒有標志成分，或標志成分在所述另外的層中最高具有在蝕刻標志層中的含量的50％或20％或10％或1％或1‰或10^-4或10^-5。

根據(jù)至少一種實施方式，斜坡層位于蝕刻標志層和有源區(qū)之間。優(yōu)選地，斜坡層被安置在p型層序列中。斜坡層可以與有源區(qū)直接相鄰。替代地或附加地，斜坡層也與蝕刻標志層直接接觸。斜坡層意味著，斜坡層的至少一種成分的含量沿半導體層序列的生長方向斜坡形地變化。

根據(jù)至少一種實施方式，斜坡層基于InAlGaP或InAlGaAs。斜坡層基于In_1-a-bAl_bGa_aP或In_1-a-bAl_bGa_aAs，其中a + b <1。In含量1-a-b在斜坡層中在制造公差的范圍內(nèi)優(yōu)選地是恒定的。

在此，在斜坡層的與有源區(qū)最近的側(cè)上優(yōu)選地適用：0.10≤a或0.15≤a或0.2≤a和/或a≤0.3或a≤0.35或a≤0.4。替代地或附加地，相同的值適用于b。 a和b的總和優(yōu)選地大于等于0.3或0.4或0.5和/或小于等于0.65或0.6或0.55。

a≤0.1或a≤0.05或a≤0.02或a≤0.005優(yōu)選地適用于斜坡層的背向有源區(qū)的側(cè)。替換地或附加地適用：0.35≤b或0.4≤b或0.45≤b和/或b≤0.65或b≤0.6或b≤0.55。

根據(jù)至少一種實施方式，斜坡中的鋁含量b沿遠離有源區(qū)的方向單調(diào)或嚴格單調(diào)上升。替代地或附加地，有源區(qū)中的鋁含量b可以連續(xù)地、即沒有跳躍地變化。特別是，斜坡中的鋁含量b線性或近似線性地變化。

根據(jù)至少一種實施方式，斜坡層具有至少50nm或150nm或200nm的厚度。替代地或附加地，該厚度最高為800nm或600nm或400nm。

根據(jù)至少一種實施方式，半導體芯片具有在p導通的層序列上的p電極。另外，半導體芯片包括在n導通的層序列上的n電極。兩個電極可以分別與所屬的層序列直接相鄰。優(yōu)選地，兩個電極分別是金屬電極，即，所述電極分別通過由各一種金屬或金屬合金構(gòu)成的一個或多個層形成。所述p電極可以具有與n電極不同的材料。

根據(jù)至少一種實施方式，電極或電極中的至少一個被結(jié)構(gòu)化成多個條帶。條帶在此尤其意味著，從半導體層序列的俯視圖來看，條帶的縱向大小為條帶寬度的至少10倍或100倍。在此，各個條帶可以通過連接接片或其它元件相互連接和/或與到外部電接觸的接觸區(qū)域連接。代替條帶，p電極特別是也可以被結(jié)構(gòu)化成多個較小的島形區(qū)域或島。

根據(jù)至少一種實施方式，條帶和島形區(qū)域被設置用于將電流注入到半導體層序列中。換句話說，于是在條帶或島形區(qū)域與半導體層序列之間不存在被設置用于電流絕緣的層。這樣的絕緣層可以被施加在到外部電接觸的電接觸區(qū)域上和/或在連接接片上，所述電接觸區(qū)域和/或所述連接接片于是相應地不被設置用于電流注入。

根據(jù)至少一種實施方式，從俯視圖來看，兩個電極不相互重疊。換句話說，從半導體層序列的俯視圖來看，島形區(qū)域可以位于條帶之間，或在兩個被結(jié)構(gòu)化成條帶的電極的情況下，電極可以梳狀相互交錯，其中條帶于是沒有相互蓋住或遮住。

根據(jù)至少一種實施方式，從俯視圖來看，p導通的層序列中的蝕刻結(jié)構(gòu)僅位于p電極的相鄰條帶或島形區(qū)域之間。換句話說，于是沒有蝕刻結(jié)構(gòu)存在于p電極的條帶或島形區(qū)域的區(qū)域中。因此，從俯視圖來看，蝕刻標志層可以完全存在于條帶或島形區(qū)域和p電極之下。

根據(jù)至少一種實施方式，在n導通的層序列中的n電極上的相鄰條帶之間存在粗糙部。從半導體層序列的俯視圖來看，p導通的層序列中的蝕刻結(jié)構(gòu)可以與n導通的層序列中的粗糙部局部重疊。

根據(jù)至少一種實施方式，半導體芯片是薄膜半導體芯片。也就是說，半導體芯片于是沒有半導體層序列的生長襯底。為了機械穩(wěn)定化并且優(yōu)選地也為了半導體層序列的電接觸，于是存在與生長襯底不同的載體。特別是，所述載體位于p導通的層序列處和/或p電極處。在這種情況下，n導通的層序列優(yōu)選地被設置用于從半導體層序列耦合輸出輻射。

根據(jù)至少一種實施方式，摻雜n導通的層序列和p導通的層序列。摻雜物含量優(yōu)選至少為1×10¹⁶ /cm³或1×10¹⁷ /cm³或1×10^l8 /cm³和/或最高為3×10 ¹⁶ /cm³或3×10¹⁷ /cm³或3×10^l8 /cm³。p摻雜在此例如利用鎂進行。多種摻雜物也可以組合地存在。

根據(jù)至少一種實施方式，蝕刻標志層和有源區(qū)之間的距離至少為100nm或200nm或300nm。替代地或附加地，該距離最大為800nm或600nm或400nm。

根據(jù)至少一種實施方式，蝕刻結(jié)構(gòu)具有至少0.25微米或0.75微米和/或最大5微米或3.5微米的平均深度。替代地或附加地，蝕刻結(jié)構(gòu)的平均寬度至少為5微米或10微米或20微米和/或至多為150微米或100微米或40微米。在此，蝕刻結(jié)構(gòu)優(yōu)選地具有在制造公差的范圍內(nèi)平坦的底面和傾斜的側(cè)面。側(cè)面和半導體層序列的生長方向之間的角度優(yōu)選至少為15°或30°或45°或55°和/或至多為85°或75°或60°或45°。

根據(jù)至少一種實施方式，粗糙部具有至少200nm或250nm或350nm或500nm的平均深度或平均結(jié)構(gòu)尺寸或平均粗糙度。替代地或附加地，該值最大為5微米或2.5微米或1微米或0.75微米。

根據(jù)至少一種實施方式，蝕刻結(jié)構(gòu)和有源區(qū)之間的距離至少為100nm或200nm或300nm。替代地或附加地，該距離最大為750nm或500nm或350nm。在此，該距離特別是對應于蝕刻結(jié)構(gòu)和有源區(qū)之間的半導體層序列的材料的最小厚度。

此外，說明一種用于制造光電子半導體芯片的方法。利用該方法特別是制造如結(jié)合前述實施方式中的一個或多個說明的光電子半導體芯片。因此，半導體芯片的特征也被公開用于該方法，并且反之亦然。

在該方法的至少一種實施方式中，借助干法化學蝕刻創(chuàng)建半導體層序列中的蝕刻結(jié)構(gòu)。蝕刻優(yōu)選是利用感應耦合等離子體的蝕刻。

根據(jù)至少一種實施方式，在蝕刻期間以及在產(chǎn)生蝕刻結(jié)構(gòu)期間，檢測蝕刻標志層的標志成分并且關于該標志成分進行測量、尤其是連續(xù)地測量。蝕刻通過分析標志成分的測量來控制和/或終止。例如，如果測量到標志成分，則終止蝕刻。同樣，該蝕刻可以在標志成分出現(xiàn)后的確定的時間之后被終止。也可以的是，當標志成分的測量標志變得更少或消失時、當蝕刻標志層因此被蝕刻透時，才終止蝕刻。

附圖說明

下面借助實施例參照附圖詳細解釋在這里描述的光電子半導體芯片。在此，相同的附圖標記表示各個圖中的相同的元件。然而，在此未示出按比例的關系;更確切地說，為了更好地理解，各個元件可被夸大示出。

其中：

圖1至5示出在此描述的光電子半導體芯片的實施例的示意圖。

具體實施方式

在圖1中以示意圖示出光電子半導體芯片1的半導體層序列2的結(jié)構(gòu)。在此示出的是沿著半導體層序列2的生長方向G在半導體層序列2中的標志成分的份額x。半導體芯片1在此是用于產(chǎn)生優(yōu)選黃色或紅色光的發(fā)光二極管芯片。

半導體層序列2具有n導通的層序列21。與圖示不同，n導通的層序列21可以具有多個子層。n導通的層序列21例如基于InAlP。n導通的層序列21的厚度優(yōu)選至少為1微米或2微米或3微米和/或至多為10微米或7微米或5微米，如也在所有其它實施例中那樣。

沿生長方向G，有源區(qū)22跟隨著n導通的層序列21。有源區(qū)22僅高度簡化地示出并且優(yōu)選地包括多個量子阱以及其間插入的勢壘層，并且此外優(yōu)選地也包括用于空穴和電子的勢壘層。有源區(qū)22基于In_1-x-yAl_yGa_xP。根據(jù)發(fā)射波長，在此適用于有源區(qū)22中的量子阱的是：0.15≤x或0.2≤x和/或x≤0.5或x≤0.4。根據(jù)發(fā)射波長，適用于有源區(qū)域22中的勢壘層的是：優(yōu)選0.15≤x或0.2≤x和/或x≤0.4或x≤0.35。銦含量1-x-y大約為50％，因此為具有優(yōu)選至多0.1或0.05的公差的0.5。有源區(qū)22的厚度例如至少為300nm或100nm和/或最高為1000nm或2000nm。

沿生長方向G，p導通的層序列23緊跟著有源區(qū)22。p導通的層序列23的第一層在此由p摻雜的蝕刻標志層24形成。蝕刻標志層24的厚度優(yōu)選為約300nm。蝕刻標志層24基于In_1-x-yAl_yGa_xP，其中x≈0.05并且y≈0.45。

選擇蝕刻標志層24的鎵含量x（對應于標志成分），使得一方面相對于有源區(qū)22形成有效的載流子勢壘并且另一方面在半導體層序列2的蝕刻中在蝕刻標志層24裸露時產(chǎn)生關于標志成分的足夠的測量標志。相應地，鎵份額是相對小的，以便在有源區(qū)22中實現(xiàn)足夠的載流子捕獲。

沿生長方向G，另外的p層25跟隨著蝕刻標志層24。 p層25基于InAlP。另外的p層25的厚度是至少局部優(yōu)選為至少500nm或1000nm或1500nm和/或至多3000nm或2000nm。

p導通的層序列23可以在另外的p層25的背向有源區(qū)22的側(cè)上具有附加的、未示出的層，例如為了更好地電接觸半導體層序列2。這些附加的層為了簡化圖示分別未描繪。

在p導通的層序列23上產(chǎn)生蝕刻結(jié)構(gòu)3，也參見圖5A中的截面圖和圖5B中的示意性俯視圖。 p導通的層序列23上的蝕刻結(jié)構(gòu)在被結(jié)構(gòu)化成島46 的p電極43之間的區(qū)域中產(chǎn)生。通過蝕刻結(jié)構(gòu)3并且因此通過沿著生長方向G跟隨著蝕刻標志層24的p層25的局部去除，局部地防止電流擴展并且提高輻射耦合輸出效率。代替島46，p電極43也可以與所描繪的不同地被結(jié)構(gòu)化成條帶，類似于n電極41。

根據(jù)圖5A，從半導體層序列2上除去生長襯底。代替于此，用于電接觸和機械穩(wěn)定化的載體6被施加在p導通的半導體層序列23上。被結(jié)構(gòu)化成接片44的n電極41和特別是用于施加未描繪的接合線的電接觸面45位于n導通的層序列21上?？蛇x地，在n導通的層序列21上產(chǎn)生粗糙部5。與所示出的不同，為了產(chǎn)生粗糙部5同樣可以存在蝕刻標志層。

在圖2中示出半導體芯片1的另一實施例。根據(jù)圖2，與蝕刻標志層24 的背向有源區(qū)22的側(cè)上的層相同組成的p層25a位于有源區(qū)域22和蝕刻標志層24之間。

p層25a、25b因此在制造公差的范圍內(nèi)具有相同的材料組成。由于該位于有源區(qū)22和蝕刻標志層24之間的p層25a，可以充分利用朝向有源區(qū)22的整個勢壘高度，由此能夠在有源區(qū)22中實現(xiàn)改進的載流子捕獲。該p層25a的厚度例如為至少50nm或100nm和/或至多500nm或400nm，優(yōu)選約300nm。半導體層序列2的如圖2中圖解的結(jié)構(gòu)也對應于半導體層序列的如圖5A中描繪的結(jié)構(gòu)。

相較于根據(jù)圖1的半導體層序列2，蝕刻標志層24因此進一步遠離有源區(qū)域22。為了盡管如此實現(xiàn)在具有蝕刻結(jié)構(gòu)3的區(qū)域中的p導通的層序列23的小的剩余厚度，首先可以在出現(xiàn)標志成分、即Ga之后時間延遲地進行蝕刻結(jié)構(gòu)3的蝕刻，或者針對標志成分的下降的標志才停止蝕刻。如果在時間上過蝕刻，則這仍以比較高的精度實現(xiàn)，因為過蝕刻的時間份額相較于總蝕刻時間是小的，使得波動的刻蝕速率或半導體層序列2中由于外延公差的厚度波動的影響相應地降低。

因此，與圖5A中的圖示不同，蝕刻結(jié)構(gòu)3也可以局部透過蝕刻標志層24。同樣，在p電極43的接片44之間的區(qū)域中，可以完全去除蝕刻標志層24。

在根據(jù)圖3的實施例中，斜坡層26位于有源區(qū)22和蝕刻標志層24之間。在斜坡層26中，Ga份額x沿著生長方向G線性下降。在此，銦含量保持近似恒定，使得斜坡層26中的鋁份額沿著生長方向G上升。斜坡層26的厚度例如約為300nm，在斜坡層26中，鋁和鎵的份額因此相對于蝕刻標志層24變化。

在根據(jù)圖4的實施例中，在斜坡層26和蝕刻標志層24之間存在位于其間的層25a，類似于根據(jù)圖2的實施例。

在此描述的發(fā)明不受限于借助實施例的描述。更確切地說，本發(fā)明包括每個新的特征以及特征的每個組合，這特別是包括在專利權(quán)利要求中的特征的每個組合，即使該特征或該組合本身未在專利權(quán)利要求或?qū)嵤├忻鞔_說明。

本專利申請要求德國專利申請10 2014 107 385.1的優(yōu)先權(quán)，該德國專利申請的公開內(nèi)容就此被并入本文。

附圖標記列表

1 光電子半導體芯片

2 半導體層序列

21 n導通的層序列

22 有源區(qū)

23 p導通的層序列

24 蝕刻標志層

25 p層

26 斜坡層

3 蝕刻結(jié)構(gòu)

41 n電極

43 p電極

44 條帶

45 電接觸面

5 粗糙部

6 載體

G 生長方向