各種實(shí)施方式總體上涉及半導(dǎo)體封裝，更具體地講，涉及一種按照兩個(gè)或更多個(gè)半導(dǎo)體芯片以平面方式層疊的方式配置的半導(dǎo)體封裝。

背景技術(shù)：

隨著電子產(chǎn)品逐漸小型化和高度功能化，需要具有更高容量的半導(dǎo)體芯片以滿足期望的功能。因此，有必要在尺寸較小的電子產(chǎn)品上安裝數(shù)量增加的半導(dǎo)體芯片。以高容量制造半導(dǎo)體芯片或者在有限空間內(nèi)安裝數(shù)量增加的半導(dǎo)體封裝的技術(shù)有其局限性。因此，近來的技術(shù)發(fā)展趨勢指向在一個(gè)封裝中嵌入數(shù)量增加的半導(dǎo)體芯片。

因此，結(jié)果是正在開發(fā)半導(dǎo)體封裝以在維持半導(dǎo)體封裝的總體尺寸的同時(shí)嘗試提供具有高容量和多個(gè)功能的一個(gè)或更多個(gè)半導(dǎo)體芯片。

技術(shù)實(shí)現(xiàn)要素：

在實(shí)施方式中，一種半導(dǎo)體封裝可包括基板。該半導(dǎo)體封裝可包括彼此相鄰地設(shè)置在基板的第一表面上方的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。該半導(dǎo)體封裝可包括將第一半導(dǎo)體芯片和基板電聯(lián)接的第一接合線。該半導(dǎo)體封裝可包括插置在第二半導(dǎo)體芯片和基板之間的絕緣粘合劑。第一接合線可被設(shè)置為穿過絕緣粘合劑。

在實(shí)施方式中，一種半導(dǎo)體封裝可包括基板、第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、絕緣粘合劑和多條第一接合線。所述基板可包括第一表面，該第一表面具有并排地形成在彼此間隔開的位置處的第一區(qū)域和第二區(qū)域。基板可包括在與第二區(qū)域的靠近第一區(qū)域的邊緣相鄰的位置處布置在第一表面上方的多個(gè)接合指狀物?；蹇砂ǖ谝蛔韬笇樱摰谝蛔韬笇有纬稍诘谝槐砻嫔戏讲⑶揖哂斜┞兜谝唤雍现笭钗镆约暗谝槐砻娴慕橛诘谝唤雍现笭钗镏g的部分的第一開放區(qū)域。第一半導(dǎo)體芯片可被設(shè)置在基板的第一表面的第一區(qū)域上方，并且具有面向基板的第一表面的下表面、背離所述下表面的上表面以及與上表面的與第一接合指狀物相鄰的邊緣相鄰地布置的多個(gè)第一 接合焊盤。第二半導(dǎo)體芯片可被設(shè)置在基板的第一表面的第二區(qū)域上方，并且具有面向基板的第一表面的下表面以及背離所述下表面的上表面。絕緣粘合劑可插置在基板和第二半導(dǎo)體芯片之間。所述多條第一接合線可被形成為穿過絕緣粘合劑并且可將基板的第一接合指狀物與第一半導(dǎo)體芯片的第一接合焊盤電聯(lián)接。

在實(shí)施方式中，一種電子系統(tǒng)可包括聯(lián)接到總線的半導(dǎo)體封裝、控制器、接口、輸入/輸出單元和存儲(chǔ)器裝置。控制器和存儲(chǔ)器裝置可包括半導(dǎo)體封裝。該半導(dǎo)體封裝可包括基板、并排地設(shè)置在基板的第一表面上方的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片、將第一半導(dǎo)體芯片和基板電聯(lián)接的第一接合線以及插置在第二半導(dǎo)體芯片與基板之間的絕緣粘合劑。第一接合線可被設(shè)置為穿過絕緣粘合劑。

在實(shí)施方式中，一種包括半導(dǎo)體封裝的存儲(chǔ)卡可包括存儲(chǔ)器和存儲(chǔ)器控制器，該存儲(chǔ)器包括所述半導(dǎo)體封裝，該存儲(chǔ)器控制器用于控制所述存儲(chǔ)器。該半導(dǎo)體封裝可包括基板、并排地設(shè)置在基板的第一表面上方的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片、將第一半導(dǎo)體芯片和基板電聯(lián)接的第一接合線以及插置在第二半導(dǎo)體芯片和基板之間的絕緣粘合劑。第一接合線可被設(shè)置為穿過絕緣粘合劑。

附圖說明

圖1是示出根據(jù)實(shí)施方式的已去除了包封構(gòu)件的半導(dǎo)體封裝的示例的表示的平面圖。

圖2是沿圖1的線A-A’截取的截面圖。

圖3是沿圖1的線B-B’截取的截面圖。

圖4至圖6是示出根據(jù)實(shí)施方式的半導(dǎo)體封裝的第一開放區(qū)域的示例的表示的平面圖。

圖7是示出根據(jù)實(shí)施方式的已去除包封構(gòu)件的半導(dǎo)體封裝的示例的表示的平面圖。

圖8是沿圖7的線C-C’截取的截面圖。

圖9至圖11是示出根據(jù)實(shí)施方式的半導(dǎo)體封裝的第一開放區(qū)域和通風(fēng)孔的示例的表示的平面圖。

圖12是沿圖7的線D-D’截取的截面圖。

圖13是應(yīng)用了根據(jù)實(shí)施方式的半導(dǎo)體封裝的電子系統(tǒng)的示例的框圖表示。

圖14是包括根據(jù)實(shí)施方式的半導(dǎo)體封裝的存儲(chǔ)卡的示例的框圖表示。

具體實(shí)施方式

以下，將在下面參照附圖描述各種實(shí)施方式。各種實(shí)施方式涉及一種半導(dǎo)體封裝。在附圖中，為了清楚地描述，組件的形狀和尺寸可能被夸大，并且使用相同的標(biāo)號(hào)來指代相同或相似的組件。

參照?qǐng)D1至圖3，根據(jù)實(shí)施方式的半導(dǎo)體封裝100可包括基板10、至少兩個(gè)半導(dǎo)體芯片(例如，第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50)、接合線42a、42b、42c、42d和42e以及絕緣粘合劑60。根據(jù)實(shí)施方式的半導(dǎo)體封裝100還可包括粘合劑構(gòu)件30、包封構(gòu)件70和外部連接構(gòu)件80。

基板10可以是印刷電路板。當(dāng)從平面圖看時(shí)，基板10可具有近似矩形形狀?；?0可具有第一表面10a(是指上表面)以及背離第一表面10a的第二表面10b(是指下表面)?；?0可包括：第一區(qū)域F/R，第一區(qū)域F/R上設(shè)置有第一半導(dǎo)體芯片20；以及第二區(qū)域S/R，第二區(qū)域S/R與第一區(qū)域F/R間隔開并且設(shè)置有第二半導(dǎo)體芯片50。第二區(qū)域S/R可包括用于布置電聯(lián)接至第一半導(dǎo)體芯片20的第一接合指狀物12a的區(qū)域。

基板10可包括布置在第一表面10a上的多個(gè)接合指狀物12a、12b、12c、12d和12e以及布置在第二表面10b上的多個(gè)球臺(tái)(ball land)14。第一接合指狀物12a可與第二區(qū)域S/R的靠近第一區(qū)域F/R的邊緣相鄰地布置。第二接合指狀物12b可被進(jìn)一步布置在第一表面10a上以用于在第一半導(dǎo)體芯片20與基板10之間電聯(lián)接。在實(shí)施方式中，第二接合指狀物12b可與基板10的背離第二區(qū)域S/R的邊緣相鄰地布置。

為了第二半導(dǎo)體芯片50與基板10之間的電聯(lián)接，可在第二區(qū)域S/R的周邊進(jìn)一步布置接合指狀物。在實(shí)施方式中，第三至第五接合指狀物12c、12d和12e被布置在第二區(qū)域S/R的周邊。例如，第三接合指狀物12c和第四接合指狀物12d可與第二區(qū)域S/R的相應(yīng)邊緣相鄰地布置，所述相應(yīng)邊緣與布置第一接合指狀物12a所沿的第二區(qū)域S/R的邊緣垂直或基本上垂直。第五接合指狀物12e可與第二區(qū)域S/R的背離第一區(qū)域F/R的邊緣相鄰地布置。

盡管在實(shí)施方式中第三至第五接合指狀物12c、12d和12e被示出為圍繞第二區(qū)域S/R布置在三個(gè)相應(yīng)邊緣上，實(shí)施方式不限于此。在其它實(shí)施方式中，可僅布置第 三至第五接合指狀物12c、12d和12e當(dāng)中的至少一組接合指狀物。

盡管未示出，基板10可包括分別形成在第一表面10a和第二表面10b上的電路圖案以及形成在基板10內(nèi)的通孔圖案。第一至第五接合指狀物12a、12b、12c、12d和12e以及球臺(tái)14可以是電路圖案的端部。第一至第五接合指狀物12a、12b、12c、12d和12e以及球臺(tái)14可通過電路圖案和通孔圖案彼此電聯(lián)接。

基板10可包括分別形成在第一表面10a和第二表面10b上，使得第一至第五接合指狀物12a、12b、12c、12d和12e以及球臺(tái)14被暴露的第一阻焊層16和第二阻焊層18。第一阻焊層16可具有暴露第一接合指狀物12a的第一開放區(qū)域OR1、最外側(cè)第一接合指狀物12a的外側(cè)部分以及第一表面10a的介于第一接合指狀物12a之間的部分。

在實(shí)施方式中，可按照暴露所有第一接合指狀物12a的形式形成單個(gè)第一開放區(qū)域OR1。另選地，參照?qǐng)D4，可按照暴露預(yù)定數(shù)量的第一接合指狀物12a的方式形成多個(gè)第一開放區(qū)域OR1a中的每一個(gè)。作為另外的另選方式，參照?qǐng)D5，可形成數(shù)量與第一接合指狀物12a的數(shù)量對(duì)應(yīng)的第一開放區(qū)域OR1b以分別暴露相應(yīng)的第一接合指狀物12a。

在實(shí)施方式中，第一開放區(qū)域OR1可被形成為設(shè)置在第二區(qū)域S/R內(nèi)部。換言之，第一開放區(qū)域OR1可被第二半導(dǎo)體芯片50覆蓋。另選地，參照?qǐng)D6，第一開放區(qū)域OR1c可形成在第二區(qū)域S/R以及與第二區(qū)域S/R相鄰的外側(cè)區(qū)域上方。因此，第一開放區(qū)域OR1c的一部分可從第二半導(dǎo)體芯片50暴露。

第一阻焊層16可進(jìn)一步具有暴露第二至第五接合指狀物12b、12c、12d和12e的第二至第五開放區(qū)域OR2、OR3、OR4和OR5。在實(shí)施方式中，第二至第五開放區(qū)域OR2、OR3、OR4和OR5可各自包括單個(gè)開放區(qū)域并且按照分別允許所有第二接合指狀物12b、所有第三接合指狀物12c、所有第四指狀物12d和所有第五接合指狀物12e被暴露的形狀形成。

再參照?qǐng)D1至圖3，第一半導(dǎo)體芯片20可以是存儲(chǔ)器芯片或邏輯芯片并且具有與第一區(qū)域F/R的形狀近似對(duì)應(yīng)的形狀。第一半導(dǎo)體芯片20可具有上表面20a以及背離上表面20a的下表面20b。第一半導(dǎo)體芯片20可包括多個(gè)第一接合焊盤22a，所述第一接合焊盤22a與上表面20a的靠近基板10的第二區(qū)域S/R的邊緣相鄰地布置。第一半導(dǎo)體芯片20還可包括多個(gè)第二接合焊盤22b，所述第二接合焊盤22b與上表 面20a的靠近第二接合指狀物12b的另一邊緣相鄰地布置。第一半導(dǎo)體芯片20可被設(shè)置在基板10的第一區(qū)域F/R上，使得其下表面20b面向基板10的第一表面10a。第一半導(dǎo)體芯片20可通過粘合劑構(gòu)件30接合到基板10。

粘合劑構(gòu)件30可用于將第一半導(dǎo)體芯片20附接到基板10的第一表面10a。粘合劑構(gòu)件30可包括粘合劑膜或糊狀粘合劑。

第一接合線42a和第二接合線42b可被形成為將基板10和第一半導(dǎo)體芯片20電聯(lián)接。例如，第一接合線42a可被形成為將基板10的第一接合指狀物12a和第一半導(dǎo)體芯片20的第一接合焊盤12a電聯(lián)接。第二接合線42b可被形成為將基板10的第二接合指狀物12b和第一半導(dǎo)體芯片20的第二接合焊盤12b電聯(lián)接。具體地講，第一接合線42a可被設(shè)置為穿過基板10的第二區(qū)域S/R中的絕緣粘合劑60(本文中將稍后說明)并且經(jīng)由第一阻焊層16的第一開放區(qū)域OR1聯(lián)接到第一接合指狀物12a。

第二半導(dǎo)體芯片50可以是存儲(chǔ)器芯片或邏輯芯片并且具有與第二區(qū)域S/R的形狀近似對(duì)應(yīng)的形狀。第二半導(dǎo)體芯片50可具有上表面50a以及背離上表面50a的下表面50b。第二半導(dǎo)體芯片可與第一半導(dǎo)體芯片20相鄰地設(shè)置在基板10的第一表面10a上方。第二半導(dǎo)體芯片50可與第一半導(dǎo)體芯片20共面地層疊在基板10的第一表面10a上。例如，第二半導(dǎo)體芯片50可在與設(shè)置有第一半導(dǎo)體芯片20的平面基本上相同的平面上被設(shè)置在與第一半導(dǎo)體芯片20水平間隔開的位置處。第二半導(dǎo)體芯片50的下表面50b可面向基板10的第一表面10a。第二半導(dǎo)體芯片50可通過絕緣粘合劑60接合到基板10的第二區(qū)域S/R。

第二半導(dǎo)體芯片50可包括布置在上表面50a上的第三至第五接合焊盤52c、52d和52e。為了避免與第一接合線42a的干擾，第三至第五接合焊盤52c、52d和52e可不與第二半導(dǎo)體芯片50的面向第一區(qū)域F/R的邊緣相鄰地設(shè)置。換言之，第三至第五接合焊盤52c、52d和52e可與第二半導(dǎo)體芯片50的背離第一區(qū)域F/R的邊緣相鄰地布置，并且與第二半導(dǎo)體芯片50的垂直或基本上垂直于背離第一區(qū)域F/R的所述邊緣的邊緣相鄰地布置。在實(shí)施方式中，第三接合焊盤52c和第四接合焊盤52d可與第二半導(dǎo)體芯片50的分別靠近基板10的第三接合指狀物12c和第四接合指狀物12d的邊緣相鄰地布置。第五接合焊盤52e可與第二半導(dǎo)體芯片50的靠近第五接合指狀物12e的邊緣相鄰地布置。

絕緣粘合劑60可包括允許線穿過的穿透晶片后側(cè)層壓(PWBL)膜。諸如PWBL 膜的絕緣粘合劑60可覆蓋第一接合指狀物12a以及第一接合線42a的聯(lián)接到第一接合指狀物12a的部分，并且將第二半導(dǎo)體芯片50附接到基板10的第一表面10a。絕緣粘合劑60可被填充到第一阻焊層16的第一開放區(qū)域OR1。由于絕緣粘合劑60覆蓋第一接合線42a的聯(lián)接到第一接合指狀物12a的部分，所以第一接合線42a可通過絕緣粘合劑60聯(lián)接到第一接合指狀物12。

第三至第五接合線42c、42d和42e可被形成為分別穿過第三開放區(qū)域OR3、第四開放區(qū)域OR4和第五開放區(qū)域OR5，因此分別將基板10的第三至第五接合指狀物12c、12d和12e與第二半導(dǎo)體芯片50的第三至第五接合焊盤電聯(lián)接。

包封構(gòu)件70可被形成為保護(hù)第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50免受外部影響。包封構(gòu)件70可包括環(huán)氧樹脂模塑化合物。包封構(gòu)件70可形成在基板10的第一表面10a上以覆蓋第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50以及第一至第五接合線42a、42b、42c、42d和42e。

外部連接構(gòu)件80可以是用于將根據(jù)實(shí)施方式的半導(dǎo)體封裝100安裝到外部電路的工具。外部連接構(gòu)件80可包括焊球。外部連接構(gòu)件80可形成在從基板10的第二表面10b上的第二阻焊層18暴露的各個(gè)球臺(tái)14上。例如，由焊球制成的外部連接構(gòu)件80可按照這樣的方式形成：在基板10的各個(gè)球臺(tái)16上點(diǎn)焊焊劑，將焊球附接到點(diǎn)焊有焊劑的各個(gè)球臺(tái)14，然后進(jìn)行對(duì)所附接的焊球的回流工藝。另選地，外部連接構(gòu)件80可包括焊膏、導(dǎo)電引腳、導(dǎo)電彈簧等。

如上所述，基板10可包括設(shè)置在第一表面10a上的第一接合指狀物12a。第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50可并排地設(shè)置在基板10的第一表面10a上。第一半導(dǎo)體芯片50按照與第一接合指狀物12a交疊的方式設(shè)置。第二半導(dǎo)體芯片50通過諸如PWBL膜的絕緣粘合劑60接合到基板10。第二半導(dǎo)體芯片50可被設(shè)置為覆蓋第一接合指狀物12a，因此防止第一接合指狀物12a被暴露。第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50中的每一個(gè)可具有矩形形狀。第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50被設(shè)置為使得第一半導(dǎo)體芯片20的一側(cè)面向第二半導(dǎo)體芯片50的一側(cè)。第一接合焊盤22a與第一半導(dǎo)體芯片20的靠近第二半導(dǎo)體芯片50的邊緣相鄰地設(shè)置。

第一接合線42a被設(shè)置用于基板10與第一半導(dǎo)體芯片20之間的電聯(lián)接。各條第一接合線42a的第一端連接到對(duì)應(yīng)的第一接合指狀物12a，各條第一接合線42a的第二端連接到對(duì)應(yīng)的第一接合焊盤22a。例如，第一接合線42a穿過第一半導(dǎo)體芯片20 與第二半導(dǎo)體芯片50之間的空間并且穿過第一阻焊層16的第一開放區(qū)域OR1，并且將相應(yīng)的第一接合指狀物12a與對(duì)應(yīng)的第一接合焊盤22a連接。

諸如PWBL膜的絕緣粘合劑60被設(shè)置為基本上覆蓋設(shè)置在第二半導(dǎo)體芯片50與基板10之間的所有的第一接合線42a。第一阻焊層16的第一開放區(qū)域OR1可用絕緣粘合劑60填充。在實(shí)施方式中，絕緣粘合劑60可被設(shè)置為使得第一開放區(qū)域OR1基本上被絕緣粘合劑60完全填充。在第一開放區(qū)域OR1基本上被絕緣粘合劑60完全填充的情況下，可有效地限制、避免或減少歸因于空隙的可靠性降低的問題(例如，絕緣粘合劑60與基板10之間分層(delamination)的問題)。

根據(jù)實(shí)施方式的半導(dǎo)體封裝100可被配置為使得包括絕緣粘合劑60的第二半導(dǎo)體芯片50被設(shè)置為覆蓋基板10的第一接合指狀物12a以及連接到第一接合指狀物12a的第一接合線42a。因此，在根據(jù)實(shí)施方式的半導(dǎo)體封裝100中，與所有第一接合指狀物12a均從基板10的第一表面10a暴露的配置中相比，封裝所需的區(qū)域可減小。通常，當(dāng)用于引線接合的接合指狀物被設(shè)置在芯片之間時(shí)，可能需要芯片與接合指狀物之間有預(yù)定空間以允許用于引線接合的毛細(xì)管形成引線回路。根據(jù)本發(fā)明的實(shí)施方式，第二半導(dǎo)體芯片50與第一接合指狀物12a之間可能不需要限定單獨(dú)的空間。因此，與第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50以及接合指狀物被設(shè)置在基板10上彼此間隔開的位置處的配置中相比，根據(jù)實(shí)施方式的半導(dǎo)體封裝100的尺寸可減小。

參照?qǐng)D7至圖8，根據(jù)實(shí)施方式的半導(dǎo)體封裝200可包括基板110、至少兩個(gè)半導(dǎo)體芯片(例如，第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50)、接合線42a、42b、42c、42d和42e以及絕緣粘合劑60。根據(jù)實(shí)施方式的半導(dǎo)體封裝200還可包括粘合劑構(gòu)件(未示出)和包封構(gòu)件70。根據(jù)實(shí)施方式的半導(dǎo)體封裝200還可包括外部連接構(gòu)件80。

基板110可具有第一表面110a以及背離第一表面110a的第二表面110b?；?10可包括設(shè)置有第一半導(dǎo)體芯片20的第一區(qū)域F/R以及與第一區(qū)域F/R間隔開并且設(shè)置有第一接合指狀物12a和第二半導(dǎo)體芯片50的第二區(qū)域S/R。

基板110可包括布置在第一表面110a上的多個(gè)第一至第五接合指狀物12a、12b、12c、12d和12e以及布置在第二表面110b上的多個(gè)球臺(tái)14。第一接合指狀物12a和第二接合指狀物12b可被設(shè)置用于電聯(lián)接到第一半導(dǎo)體芯片20。第一接合指狀物12a 可與第二區(qū)域S/R的靠近第一區(qū)域F/R的邊緣相鄰地布置。第二接合指狀物12b可與第一區(qū)域F/R的背離第二區(qū)域S/R的邊緣相鄰地布置。第三至第五接合指狀物12c、12d和12e可被設(shè)置用于電聯(lián)接到第二半導(dǎo)體芯片50。第三接合指狀物12c和第四接合指狀物12d可與第二區(qū)域S/R的相應(yīng)邊緣相鄰地布置，所述相應(yīng)邊緣垂直于布置第一接合指狀物12a所沿的第二區(qū)域S/R的邊緣。第五接合指狀物12e可與第二區(qū)域S/R的背離第一區(qū)域F/R的邊緣相鄰地布置。

盡管在本實(shí)施方式中接合指狀物被示出為沿著第二區(qū)域S/R的周邊與所有三個(gè)邊緣相鄰地布置，但是作為另選方式，可僅設(shè)置第三至第五接合指狀物12c、12d和12e當(dāng)中的至少一組接合指狀物。

基板110可包括形成在第一表面110a和第二表面110b中的每一個(gè)上的電路圖案以及形成在基板110內(nèi)部的通孔圖案。第一至第五接合指狀物12a、12b、12c、12d和12e以及球臺(tái)14可通過電路圖案和通孔圖案彼此電聯(lián)接。

基板110可包括：第一阻焊層16，其形成在第一表面110a上使得第一至第五接合指狀物12a、12b、12c、12d和12e被暴露；以及第二阻焊層18，其形成在第二表面110b上使得球臺(tái)14被暴露。具體地講，第一阻焊層16可具有暴露第一接合指狀物12a的第一開放區(qū)域OR1、最外側(cè)第一接合指狀物12a的外側(cè)部分以及第一表面110a的介于第一接合指狀物12a之間的部分。第二阻焊層18可被形成為使得通風(fēng)孔VH(本文中將稍后說明)被暴露。

可形成單個(gè)第一開放區(qū)域OR1來暴露所有的第一接合指狀物12a。另選地，參照?qǐng)D10，多個(gè)第一開放區(qū)域OR1a可各自按照暴露預(yù)定數(shù)量的第一接合指狀物12a的形式形成。作為另一另選方式，盡管未示出，可形成數(shù)量與第一接合指狀物12a的數(shù)量對(duì)應(yīng)的第一開放區(qū)域OR1以分別暴露相應(yīng)的第一接合指狀物12a。

第一開放區(qū)域OR1可被設(shè)置在第二區(qū)域S/R中，使得第一開放區(qū)域OR1被第二半導(dǎo)體芯片50覆蓋。另選地，參照?qǐng)D11，第一開放區(qū)域OR1c可形成在第二區(qū)域S/R以及與第二區(qū)域S/R相鄰的外側(cè)區(qū)域上方，以使得第一開放區(qū)域OR1c的一部分可從第二半導(dǎo)體芯片50暴露。

基板110可具有通風(fēng)孔VH，其形成在第一阻焊層16的第一開放區(qū)域OR1中使得它穿過第一表面110a和第二表面110b。通風(fēng)孔VH被設(shè)置的位置及其數(shù)量可根據(jù)第一開放區(qū)域OR1的形狀而改變。例如，在形成為使得通過第一開放區(qū)域OR1暴露 所有第一接合指狀物12a的單個(gè)第一開放區(qū)域OR1中可形成單個(gè)通風(fēng)孔VH。另選地，參照?qǐng)D9，在形成為使得通過第一開放區(qū)域OR1暴露所有第一接合指狀物12a的單個(gè)第一開放區(qū)域OR1中可形成多個(gè)通風(fēng)孔VH。作為另一另選方式，參照?qǐng)D10，在多個(gè)第一開放區(qū)域OR1a中的每一個(gè)中可形成至少一個(gè)通風(fēng)孔VH，各個(gè)第一開放區(qū)域OR1a按照暴露預(yù)定數(shù)量的第一接合指狀物12a的形式形成。盡管未示出，在數(shù)量與第一接合焊盤12a的數(shù)量對(duì)應(yīng)的各個(gè)第一開放區(qū)域OR1中可形成單個(gè)通風(fēng)孔VH，各個(gè)第一開放區(qū)域OR1按照分別暴露對(duì)應(yīng)的一個(gè)第一接合指狀物12a的形式形成。

可形成通風(fēng)孔VH以防止由形成在第一開放區(qū)域OR1中的空隙導(dǎo)致的故障。例如，在將第二半導(dǎo)體芯片60附接到基板110的工藝期間，第一開放區(qū)域OR1被絕緣粘合劑60覆蓋。這里，第一開放區(qū)域OR1必須被絕緣粘合劑60完全填充，但是它可能僅被絕緣粘合劑60部分地填充，由此可能形成空隙。在這種情況下，可能由于水分吸收而導(dǎo)致爆裂故障，或者可能由于水分吸收而導(dǎo)致離子遷移，由此可能形成電路徑，因此導(dǎo)致諸如短路的故障。在根據(jù)實(shí)施方式的半導(dǎo)體封裝200中，空氣可通過形成在基板110的第一開放區(qū)域OR1中的至少一個(gè)通風(fēng)孔VH流出，由此可防止空隙的形成。因此，可防止由空隙導(dǎo)致的故障。

第一阻焊層16還可具有暴露第二至第五接合指狀物12b、12c、12d和12e的第二至第五開放區(qū)域OR2、OR3、OR4和OR5。在實(shí)施方式中，第二至第五開放區(qū)域OR2、OR3、OR4和OR5可按照分別允許所有第二接合指狀物12b、所有第三接合指狀物12c、所有第四接合指狀物12d和所有第五接合指狀物12e暴露的形狀形成。

再參照?qǐng)D7和圖8，第一半導(dǎo)體芯片20可包括上表面以及背離上表面的下表面。第一半導(dǎo)體芯片20可包括多個(gè)第一接合焊盤22a，多個(gè)第一接合焊盤22a與基板110的上表面的靠近第二區(qū)域S/R的邊緣相鄰地布置。第一半導(dǎo)體芯片20還可包括多個(gè)第二接合焊盤22b，多個(gè)第二接合焊盤22b與基板110的上表面的靠近第二接合指狀物12b的另一邊緣相鄰地布置。第一半導(dǎo)體芯片20可被設(shè)置在基板110的第一區(qū)域F/R上，使得其下表面面向基板110的第一表面110a。第一半導(dǎo)體芯片20可通過粘合劑構(gòu)件(未示出)接合到基板110。

粘合劑構(gòu)件可用于將第一半導(dǎo)體芯片20附接到基板110的第一表面110a。粘合劑構(gòu)件可包括粘合劑膜或糊狀粘合劑。

第一接合線42a可被形成為將基板110的第一接合指狀物12a和第一半導(dǎo)體芯片 20的第一接合焊盤22a電聯(lián)接。具體地講，第一接合線42a可在基板110的第二區(qū)域S/R中經(jīng)由第一阻焊層16的第一開放區(qū)域OR1連接到第一接合指狀物12a。第二接合線42b可被形成為將基板110的第二接合指狀物12b和第一半導(dǎo)體芯片20的第二接合焊盤22b電聯(lián)接。

第二半導(dǎo)體芯片50可具有上表面50a以及背離上表面50a的下表面50b。第二半導(dǎo)體芯片50可與第一半導(dǎo)體芯片20共面地層疊在基板110的第一表面110a上。第二半導(dǎo)體芯片50可通過絕緣粘合劑60被接合在基板110的第二區(qū)域S/R上，使得第二半導(dǎo)體芯片50的下表面50b面向基板110的第一表面110a。第二半導(dǎo)體芯片50可覆蓋布置在第二區(qū)域S/R上的第一接合指狀物12a和連接到第一接合指狀物12a的第一接合線42a的部分這二者。

第二半導(dǎo)體芯片50可包括布置在上表面50a上的第三至第五接合焊盤52c、52d和52e。在實(shí)施方式中，第三接合焊盤52c和第四接合焊盤52d可與第二半導(dǎo)體芯片50的分別靠近基板110的第三接合指狀物12c和第四接合指狀物12d的邊緣相鄰地布置。第五接合焊盤52e可與第二半導(dǎo)體芯片50的靠近第五接合指狀物12e的邊緣相鄰地布置。

絕緣粘合劑60可包括允許線穿過的PWBL膜。諸如PWBL膜的絕緣粘合劑60可覆蓋第一接合指狀物12a以及連接到第一接合指狀物12a的第一接合線42a的部分。諸如PWBL膜的絕緣粘合劑60可將第二半導(dǎo)體芯片50附接到基板110的第一表面110a。絕緣粘合劑60可被填充到第一阻焊層16的第一開放區(qū)域OR1。

如上所述，當(dāng)?shù)诙雽?dǎo)體芯片50通過絕緣粘合劑60被接合在基板110的第二區(qū)域S/R上時(shí)，第一開放區(qū)域OR1的部分可能未被絕緣粘合劑60填充，從而導(dǎo)致空隙。由此，可能導(dǎo)致歸因于空隙的故障。

參照?qǐng)D12，在實(shí)施方式中，當(dāng)?shù)诙雽?dǎo)體芯片50通過粘合劑膜60被接合到基板110時(shí)，可通過通風(fēng)孔VH去除空氣。因此，由于可從第一開放區(qū)域OR1可靠地去除空氣，第一開放區(qū)域OR1可被絕緣粘合劑60完全填充，由此可防止在第一開放區(qū)域OR1中形成空隙。因此，根據(jù)實(shí)施方式的半導(dǎo)體封裝200可有效地防止在第一開放區(qū)域OR1中形成空隙，從而防止由空隙導(dǎo)致的故障。

第三至第五接合線42c、42d和42e可被形成為分別將第二半導(dǎo)體芯片50的第三至第五接合焊盤52c、52d和52e電聯(lián)接至基板110的與第三至第五接合焊盤52c、52d 和52e相鄰布置的第三接合指狀物12c、第四接合指狀物12d和第五接合指狀物12e。

包封構(gòu)件70可形成在基板110的第一表面110a上以覆蓋第一半導(dǎo)體芯片20和第二半導(dǎo)體芯片50以及第一至第五接合線42a、42b、42c、42d和42e。包封構(gòu)件70可包括環(huán)氧樹脂模塑化合物。

外部連接構(gòu)件80可形成在從基板110的第二表面110b上的第二阻焊層18暴露的各個(gè)球臺(tái)14上。外部連接構(gòu)件80可包括焊球。另選地，外部連接構(gòu)件80可包括焊膏、導(dǎo)電引腳、導(dǎo)電彈簧等。

上述半導(dǎo)體封裝可被應(yīng)用于各種類型的半導(dǎo)體器件以及具有其的封裝模塊。

圖13是應(yīng)用了根據(jù)實(shí)施方式的半導(dǎo)體封裝的電子系統(tǒng)的示例的框圖表示。

參照附圖，電子系統(tǒng)1000可包括控制器1100、輸入/輸出單元1200和存儲(chǔ)器裝置1300。控制器1100、輸入/輸出單元1200和存儲(chǔ)器裝置1300可通過提供數(shù)據(jù)移動(dòng)路徑的總線1500彼此電聯(lián)接。

例如，控制器1100可包括微處理器、數(shù)字信號(hào)處理器、微控制器以及能夠執(zhí)行與這些組件相似的功能的邏輯器件中的至少任一個(gè)?？刂破?100和存儲(chǔ)器裝置1300可包括根據(jù)各種實(shí)施方式中的每一個(gè)的半導(dǎo)體封裝。輸入/輸出單元1200可包括從鍵區(qū)、鍵盤、顯示裝置等當(dāng)中選擇出的至少一個(gè)。

存儲(chǔ)器裝置1300可存儲(chǔ)要由控制器1100執(zhí)行的數(shù)據(jù)和/或命令。存儲(chǔ)器裝置1300可包括諸如DRAM的易失性存儲(chǔ)器裝置和/或諸如閃存的非易失性存儲(chǔ)器裝置。例如，閃存可被安裝到諸如移動(dòng)終端和臺(tái)式計(jì)算機(jī)的信息處理系統(tǒng)。這種閃存可通過SSD(固態(tài)驅(qū)動(dòng)器)來配置。在這種情況下，電子系統(tǒng)1000可在閃存系統(tǒng)中可靠地存儲(chǔ)大量數(shù)據(jù)。

這種電子系統(tǒng)1000還可包括用于向通信網(wǎng)絡(luò)發(fā)送數(shù)據(jù)或者從通信網(wǎng)絡(luò)接收數(shù)據(jù)的接口1400。接口1400可以是有線類型或無線類型。例如，接口1400可包括天線或者有線/無線收發(fā)器。

盡管未示出，電子系統(tǒng)1000還可包括應(yīng)用芯片組、相機(jī)圖像處理器等。

電子系統(tǒng)1000可被實(shí)現(xiàn)為移動(dòng)系統(tǒng)、個(gè)人計(jì)算機(jī)、用于工業(yè)用途的計(jì)算機(jī)或者執(zhí)行各種功能的邏輯系統(tǒng)。例如，移動(dòng)系統(tǒng)可以是個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、上網(wǎng)平板、移動(dòng)電話、智能電話、無線電話、膝上型計(jì)算機(jī)、存儲(chǔ)卡、數(shù)字音樂系統(tǒng)和信息發(fā)送/接收系統(tǒng)當(dāng)中的任一個(gè)。

在電子系統(tǒng)1000是能夠執(zhí)行無線通信的設(shè)備的情況下，電子系統(tǒng)1000可用在諸如CDMA(碼分多址)、GSM(全球移動(dòng)通信系統(tǒng))、NADC(北美數(shù)字蜂窩)、E-TDMA(增強(qiáng)時(shí)分多址)、WCDMA(寬帶碼分多址)、CDMA2000、LTE(長期演進(jìn))和Wibro(無線寬帶互聯(lián)網(wǎng))的通信系統(tǒng)中。

圖14是包括根據(jù)各種實(shí)施方式的半導(dǎo)體封裝的存儲(chǔ)卡的示例的框圖表示。

參照附圖，根據(jù)各種實(shí)施方式的層疊封裝可按照存儲(chǔ)卡2000的形式提供。例如，存儲(chǔ)卡2000可包括諸如非易失性存儲(chǔ)器裝置的存儲(chǔ)器2100和存儲(chǔ)器控制器2200。存儲(chǔ)器2100和存儲(chǔ)器控制器2200可存儲(chǔ)數(shù)據(jù)或者讀取所存儲(chǔ)的數(shù)據(jù)。

存儲(chǔ)器2100可包括應(yīng)用了根據(jù)上述各種實(shí)施方式的半導(dǎo)體封裝的非易失性存儲(chǔ)器裝置當(dāng)中的至少任一個(gè)。存儲(chǔ)器控制器2200可控制存儲(chǔ)器2100響應(yīng)于來自主機(jī)2300的讀/寫請(qǐng)求讀取所存儲(chǔ)的數(shù)據(jù)或者存儲(chǔ)數(shù)據(jù)。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2015年8月3日提交于韓國知識(shí)產(chǎn)權(quán)局的韓國專利申請(qǐng)No.10-2015-0109314的優(yōu)先權(quán)，其整體內(nèi)容以引用方式并入本文。