本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地涉及半導(dǎo)體器件結(jié)構(gòu)的結(jié)構(gòu)和形成方法。

背景技術(shù)：

半導(dǎo)體集成電路(IC)工業(yè)已經(jīng)經(jīng)歷了快速發(fā)展。在IC材料和設(shè)計(jì)中的技術(shù)進(jìn)步已經(jīng)產(chǎn)生了數(shù)代IC。每一代都比上一代具有更小和更復(fù)雜的電路。

在IC演進(jìn)過程中，功能密度(即，每芯片面積中的互連器件的數(shù)量)通常都在增加，同時(shí)幾何尺寸(即，可使用制造工藝創(chuàng)建的最小組件(或線))減小。這種規(guī)模縮小工藝通常通過增加產(chǎn)量效率和降低相關(guān)成本來提供益處。

然而，這些進(jìn)步已經(jīng)增大了處理和制造IC的復(fù)雜度。由于部件尺寸的不斷減小，制造工藝?yán)^續(xù)變得更加難以實(shí)施。因此，形成尺寸越來越小的可靠的半導(dǎo)體器件是個(gè)挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：鰭結(jié)構(gòu)，位于半導(dǎo)體襯底上方；柵極堆疊件，覆蓋所述鰭結(jié)構(gòu)的一部分，其中，所述柵極堆疊件包括柵極介電層、功函數(shù)層和位于所述功函數(shù)層上方的導(dǎo)電填料；以及介電層，覆蓋所述鰭結(jié)構(gòu)，其中，所述介電層與所述導(dǎo)電填料直接接觸。

本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：鰭結(jié)構(gòu)，位于半導(dǎo)體襯底上方；柵極堆疊件，覆蓋所述鰭結(jié)構(gòu)的一部分，其中，所述柵極堆疊件包括柵極介電層、功函數(shù)層和位于所述功函數(shù)層上方的導(dǎo)電填料；以及介電層，覆蓋所述鰭結(jié)構(gòu)并且圍繞所述柵極堆疊件，其中，所述介電層與所述功函數(shù)層之間的最短距離大于所述介電層與所述導(dǎo)電填料之間的最短距離。

本發(fā)明的實(shí)施例還提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：在半導(dǎo)體襯底上方形成偽柵極堆疊件；形成介電層以圍繞所述偽柵極堆疊件；去除所述偽柵極堆疊件以形成由所述介電層圍繞的凹槽；在所述凹槽的側(cè)壁和底部上方形成柵極介電層和功函數(shù)層；去除所述功函數(shù)層的位于所述介電層的側(cè)壁上的部分；在去除所述功函數(shù)層的位于所述介電層的側(cè)壁上的部分之后，形成導(dǎo)電填料以填充所述凹槽。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的實(shí)施例。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，對各種部件沒有按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1A至圖1D是根據(jù)一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的工藝的各個(gè)階段的透視圖。

圖2A至圖2F是根據(jù)一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的工藝的各個(gè)階段的截面圖。

圖3是根據(jù)一些實(shí)施例的半導(dǎo)體器件結(jié)構(gòu)的截面圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成附加的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號和/或字母。該重復(fù)是為了簡單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…下方”、“在…下”、“下部”、“在…上”、“上部”等的空間相對術(shù)語，以便于描述如圖所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應(yīng)的解釋。

描述了本發(fā)明的一些實(shí)施例。圖1A至圖1D是根據(jù)一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的工藝的各個(gè)階段的透視圖。圖2A至圖2F是根據(jù)一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的工藝的各個(gè)階段的截面圖。在一些實(shí)施例中，圖2A至圖2F的一些截面圖對應(yīng)于圖1A至圖1D中沿線I-I截取的截面圖。在圖1A至圖1D或圖2A至圖2F中所描述的階段之前、期間和/或之后可以提供附加的操作。對于不同的實(shí)施例，可以替代或消除所述的一些階段。附加的部件可以添加至半導(dǎo)體器件結(jié)構(gòu)。對于不同的實(shí)施例，可以替代或消除以下所描述的一些部件。

如圖1A和2A所示，根據(jù)一些實(shí)施例，包括鰭結(jié)構(gòu)120的一個(gè)或多個(gè)鰭結(jié)構(gòu)形成在半導(dǎo)體襯底100上方。在一些實(shí)施例中，半導(dǎo)體襯底100是諸如半導(dǎo)體晶圓的塊狀半導(dǎo)體襯底。例如，半導(dǎo)體襯底100是硅晶圓。半導(dǎo)體襯底100可以包括硅或諸如鍺的另一元素半導(dǎo)體材料。在一些其他實(shí)施例中，半導(dǎo)體襯底100包括化合物半導(dǎo)體?；衔锇雽?dǎo)體可以包括砷化鎵、碳化硅、砷化銦、磷化銦、另一合適的材料或它們的組合。

在一些實(shí)施例中，半導(dǎo)體襯底100包括絕緣體上半導(dǎo)體(SOI)襯底?？梢允褂米⒀醺綦x(SIMOX)工藝、晶圓接合工藝、另一適用的方法或它們的組合來制造SOI襯底。

在一些實(shí)施例中，在半導(dǎo)體襯底100中形成多個(gè)凹槽(或溝槽)。結(jié)果，包括鰭結(jié)構(gòu)120的多個(gè)鰭結(jié)構(gòu)形成在凹槽之間。為了簡便，僅示出一個(gè)鰭結(jié)構(gòu)(鰭結(jié)構(gòu)120)。在一些實(shí)施例中，使用一個(gè)或多個(gè)光刻和蝕刻工藝以形成凹槽。

如圖1A和2A所示，根據(jù)一些實(shí)施例，在凹槽中形成隔離部件130以圍繞鰭結(jié)構(gòu)120的下部。在一些實(shí)施例中，隔離部件130連續(xù)圍繞鰭結(jié)構(gòu)120的下部。在一些實(shí)施例中，隔離部件130圍繞形成在半導(dǎo)體襯底100上的其他鰭結(jié)構(gòu)的下部。隔離部件130用于限定和電隔離形成在半導(dǎo)體襯底100中和/或上方的各個(gè)器件元件。在一些實(shí)施例中，隔離部件130包括淺溝槽隔離(STI)部件、硅的局部氧化(LOCOS)部件、其他合適的隔離部件或它們的組合。

在一些實(shí)施例中，每個(gè)隔離部件130都具有多層結(jié)構(gòu)。在一些實(shí)施例中，隔離部件130由介電材料制成。介電材料可以包括氧化硅、氮化硅、氮氧化硅、摻雜氟的硅酸鹽玻璃(FSG)、低K介電材料、另一合適的材料或它們的組合。在一些實(shí)施例中，形成STI襯墊(未示出)以減少半導(dǎo)體襯底100與隔離部件130之間的界面處的晶體缺陷。也可以使用STI襯墊以減少鰭結(jié)構(gòu)與隔離部件130之間的界面處的晶體缺陷。

在一些實(shí)施例中，在半導(dǎo)體襯底100上方沉積介電材料層。介電材料層覆蓋包括鰭結(jié)構(gòu)120的鰭結(jié)構(gòu)并且填充鰭結(jié)構(gòu)之間的凹槽。在一些實(shí)施例中，實(shí)施平坦化工藝以減薄介電材料層。例如，減薄介電材料層直到暴露鰭結(jié)構(gòu)120。平坦化工藝可以包括化學(xué)機(jī)械拋光(CMP)工藝、研磨工藝、干拋光工藝、蝕刻工藝、另一適用的工藝或它們的組合。之后，回蝕刻介電材料層至鰭結(jié)構(gòu)120的頂部下方。結(jié)果，形成隔離部件130。如圖1A和圖2A所示，根據(jù)一些實(shí)施例，包括鰭結(jié)構(gòu)120的鰭結(jié)構(gòu)從隔離部件130的頂面突出。

如圖1B和2B所示，根據(jù)一些實(shí)施例，包括柵極介電層140和柵電極150的偽柵極堆疊件形成在鰭結(jié)構(gòu)120和半導(dǎo)體襯底100上方。偽柵極堆疊件覆蓋鰭結(jié)構(gòu)120的一部分。在一些實(shí)施例中，偽柵極堆疊件覆蓋包括鰭結(jié)構(gòu)120的多個(gè)鰭結(jié)構(gòu)的一部分。

在一些實(shí)施例中，柵極介電層140由以下材料制成：氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)(高K)的介電材料、另一合適的介電材料或它們的組合。高K介電材料的實(shí)例包括氧化鉿、氧化鋯、氧化鋁、二氧化鉿-氧化鋁合金、氧化硅鉿、氮氧化硅鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯鉿、另一合適的高K材料或它們的組合。在一些實(shí)施例中，柵極介電層140是隨后將被去除的偽柵極介電層。在一些其他實(shí)施例中，不形成柵極介電層140。

在一些實(shí)施例中，使用化學(xué)汽相沉積(CVD)工藝、原子層沉積(ALD)工藝、熱氧化工藝、物理汽相沉積(PVD)工藝、另一適用的工藝或它們的組合在隔離部件130和鰭結(jié)構(gòu)120上方沉積柵極介電層140。

之后，如圖1B和圖2B所示，根據(jù)一些實(shí)施例，柵電極150形成在柵極介電層140上方以覆蓋鰭結(jié)構(gòu)120的一部分。在一些實(shí)施例中，柵電極150是將被金屬柵電極替代的偽柵電極。在一些實(shí)施例中，柵電極150由多晶硅制成。

在一些實(shí)施例中，柵電極層沉積在柵極介電層140上方。可以使用CVD工藝或另一適用的工藝沉積柵電極層。在一些實(shí)施例中，柵電極層由多晶硅制成。之后，根據(jù)一些實(shí)施例，在柵電極層上方形成圖案化的硬掩模層(未示出)。圖案化的硬掩模層用于將柵電極層圖案化為包括柵電極150的一個(gè)或多個(gè)柵電極。一個(gè)或多個(gè)蝕刻工藝可以用于通過圖案化的硬掩模層的開口蝕刻柵電極層從而形成偽柵極堆疊件。

之后，如圖1B所示，根據(jù)一些實(shí)施例，在柵電極150的側(cè)壁上方形成間隔件元件160。間隔件元件160可以用于幫助隨后的源極/漏極部件的形成。在一些實(shí)施例中，間隔件元件160包括一個(gè)或多個(gè)層。在一些實(shí)施例中，間隔件元件160由介電材料制成。介電材料可以包括氮化硅、氧化硅、氮氧化硅、碳化硅、另一合適的材料或它們的組合。

在一些實(shí)施例中，使用CVD工藝、PVD工藝、旋涂工藝、另一適用的工藝或它們的組合在偽柵極堆疊件上方沉積間隔件材料層。之后，使用諸如各向異性刻蝕工藝的蝕刻工藝部分地去除間隔件材料層。結(jié)果，如圖1B所示，位于偽柵極堆疊件的側(cè)壁上的間隔件材料層的剩余部分形成間隔件元件160。在一些實(shí)施例中，去除柵極介電層140的未被柵電極150覆蓋的部分之后，形成間隔件元件160。在一些實(shí)施例中，在形成間隔件元件160的蝕刻工藝期間，未被柵電極150覆蓋的柵極介電層140和間隔件材料層一起被去除。

之后，如圖1B所示，根據(jù)一些實(shí)施例，在鰭結(jié)構(gòu)120上形成源極/漏極部件170。在一些實(shí)施例中，例如，使用蝕刻工藝部分地去除未被柵電極150和間隔件元件160覆蓋的鰭結(jié)構(gòu)120以形成凹槽。之后，在凹槽中形成源極/漏極部件170。在一些實(shí)施例中，源極/漏極部件170是使用外延生長工藝形成的外延生長部件。在一些實(shí)施例中，源極/漏極部件170從凹槽突出。在一些實(shí)施例中，源極/漏極部件170也用作應(yīng)力源，應(yīng)力源可以對源極/漏極部件170之間的溝道區(qū)施加應(yīng)變或應(yīng)力?？梢韵鄳?yīng)地提高載流子遷移率。

然后，如圖1B和2B所示，根據(jù)一些實(shí)施例，形成介電層180以圍繞偽柵極堆疊件和源極/漏極部件170。為了更好地理解本發(fā)明，圖1B中的介電層180用虛線示出，從而使得被介電層180覆蓋的元件可見。在一些實(shí)施例中，沉積介電材料層以覆蓋源極/漏極部件170、間隔件元件160和柵電極150。

在一些實(shí)施例中，介電材料層由氧化硅、氮氧化硅、硼硅酸鹽玻璃(BSG)、磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、摻雜氟的硅酸鹽玻璃(FSG)、低k材料、多孔介電材料、另一合適的材料或它們的組合制成。在一些實(shí)施例中，使用CVD工藝、ALD工藝、旋涂工藝、噴涂工藝、另一適用的工藝或它們的組合沉積介電材料層。

之后，可以使用平坦化工藝部分地去除介電材料層?？梢圆糠值厝コ殡姴牧蠈又钡奖┞稏烹姌O150。結(jié)果，形成介電層180。在一些實(shí)施例中，平坦化工藝包括CMP工藝、研磨工藝、干拋光工藝、蝕刻工藝、另一適用的工藝或它們的組合。

如圖1C和2C所示，根據(jù)一些實(shí)施例，去除柵電極150和柵極介電層140以形成凹槽210。凹槽210由介電層180圍繞并且定位在間隔件元件160之間。凹槽210暴露鰭結(jié)構(gòu)120。可以使用一種或多個(gè)蝕刻工藝以形成凹槽210。在一些實(shí)施例中，柵極介電層140的直接位于間隔件元件160下方的部分保持不被去除。

如圖2D中所示，根據(jù)一些實(shí)施例，柵極介電層192沉積在介電層180以及凹槽210的側(cè)壁和底部上方。在一些實(shí)施例中，柵極介電層192共形地覆蓋鰭結(jié)構(gòu)120以及凹槽210的側(cè)壁和底部。

在一些實(shí)施例中，柵極介電層192和位于間隔件元件160下方的柵極介電層140由不同的材料制成。在一些實(shí)施例中，柵極介電層192由高K介電材料制成。高K介電材料可以包括氧化鉿、氧化鋯、氧化鋁、二氧化鉿-氧化鋁合金、氧化硅鉿、氮氧化硅鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯鉿、另一合適的高K材料或它們的組合。在一些實(shí)施例中，使用ALD工藝、CVD工藝、另一適用的工藝或它們的組合沉積柵極介電層192。

之后，如圖2D所示，根據(jù)一些實(shí)施例，在柵極介電層192上方沉積功函數(shù)層194。在一些實(shí)施例中，功函數(shù)層194共形地覆蓋鰭結(jié)構(gòu)120。功函數(shù)層194用于為晶體管提供期望的功函數(shù)以增強(qiáng)器件性能，諸如改進(jìn)的閾值電壓。在一些實(shí)施例中，功函數(shù)層194是能夠提供適合于器件的功函數(shù)值(諸如等于或小于約4.5eV)的n型金屬層。在一些實(shí)施例中，功函數(shù)層194是能夠提供適合于器件的功函數(shù)值(諸如等于或大于約4.8eV)的p型金屬層。

n型金屬層可以包括金屬、金屬碳化物、金屬氮化物或它們的組合。例如，n型金屬層包括氮化鈦、鉭、氮化鉭、其他合適的材料或它們的組合。p型金屬層可以包括金屬、金屬碳化物、金屬氮化物、其他合適的材料或它們的組合。例如，p型金屬包括氮化鉭、氮化鎢、鈦、氮化鈦、其他合適的材料或它們的組合。

功函數(shù)層194也可以由鉿、鋯、鈦、鉭、鋁、金屬碳化物(如，碳化鉿、碳化鋯、碳化鈦、碳化鋁)、鋁化合物、釕、鈀、鉑、鈷、鎳、導(dǎo)電金屬氧化物或它們的組合制成?？梢晕⒄{(diào)整功函數(shù)層194的厚度和/或組分以調(diào)節(jié)功函數(shù)等級。例如，氮化鈦層可以用作p-型金屬層或n-型金屬層，這取決于氮化鈦層的厚度和/或組分。

在一些實(shí)施例中，功函數(shù)層194是多個(gè)子層的堆疊件。在一些實(shí)施例中，勢壘層(未示出)形成在柵極介電層192與功函數(shù)層194之間。勢壘層可以由氮化鈦、氮化鉭、另一合適的材料或它們的組合制成。在一些實(shí)施例中，在隨后的導(dǎo)電填料形成之前，在功函數(shù)層194上方形成阻擋層(未示出)。阻擋層可以由氮化鉭、氮化鈦、另一合適的材料或它們的組合制成。在一些實(shí)施例中，使用CVD工藝、電鍍工藝、PVD工藝、無電鍍工藝、另一適用的工藝或它們的組合沉積功函數(shù)層194、勢壘層和阻擋層。

如圖2D所示，在形成柵極介電層192和功函數(shù)層194之后，凹槽210的一部分縮小以形成具有寬度W₁的間隙211。在一些實(shí)施例中，寬度W₁較小。結(jié)果，隨后的導(dǎo)電填料的形成可能難以實(shí)施。導(dǎo)電填料可能不能完全填充間隙211。可能不利地影響半導(dǎo)體器件結(jié)構(gòu)的性能和可靠性。

如圖2E所示，根據(jù)一些實(shí)施例，擴(kuò)大間隙211以有助于隨后的導(dǎo)電填料的形成。如圖2E所示，在一些實(shí)施例中，去除功函數(shù)層194的在介電層180的側(cè)壁179上的部分。因此，擴(kuò)大間隙211。如圖2E所示，在一些實(shí)施例中，還去除柵極介電層192的在介電層180的側(cè)壁179上的部分。進(jìn)一步擴(kuò)大間隙211。如圖2E所示，擴(kuò)大間隙211以具有比寬度W₁大的寬度W₂。在一些實(shí)施例中，寬度W₂在從約0.5nm至約50nm的范圍內(nèi)。如圖2E所示，在一些實(shí)施例中，在部分地去除功函數(shù)層194和柵極介電層192之后，暴露介電層180的側(cè)壁179。

在一些實(shí)施例中，圖案化的掩模層(未示出)形成在圖2E中示出的結(jié)構(gòu)上方。在一些實(shí)施例中，圖案化的掩模層是具有開口的圖案化的光刻膠層，該開口暴露功函數(shù)層194和柵極介電層192的位于介電層180的側(cè)壁179上的部分。之后，使用一種或多種蝕刻工藝以部分地去除功函數(shù)層194和柵極介電層192。例如，使用第一蝕刻工藝以去除功函數(shù)層194的暴露部分。之后，使用第二蝕刻工藝以去除柵極介電層192的暴露部分。

如圖1D和2F所示，根據(jù)一些實(shí)施例，沉積導(dǎo)電填料196以填充凹槽210。結(jié)果，形成包括柵極介電層192、功函數(shù)層194和導(dǎo)電填料196的柵極堆疊件198(或金屬柵極堆疊件)。在一些實(shí)施例中，導(dǎo)電填料196由金屬材料制成。金屬材料可以包括鎢、鋁、銅、另一合適的材料或它們的組合。

在一些實(shí)施例中，在介電層180上方沉積導(dǎo)電材料層以填充凹槽210?？梢允褂肅VD工藝、電鍍工藝、PVD工藝、無電鍍工藝、另一適用的工藝或它們的組合來沉積導(dǎo)電材料層。由于去除介電層180的側(cè)壁179上的柵極介電層192和功函數(shù)層194，間隙211變得更大并且更容易被導(dǎo)電材料層完全填充。基本沒有空隙形成在填充凹槽210的導(dǎo)電材料層中。因此改善了半導(dǎo)體器件結(jié)構(gòu)的質(zhì)量。

之后，實(shí)施平坦化工藝以去除柵極介電層192、功函數(shù)層194和導(dǎo)電材料層的位于凹槽210外部的部分。導(dǎo)電材料層的剩余的部分形成導(dǎo)電填料196。結(jié)果，如圖1D和圖2F所示，形成柵極堆疊件198。在一些實(shí)施例中，在平坦工藝之后，介電層180、導(dǎo)電填料196、柵極介電層192和功函數(shù)層194的頂面基本共面。

如圖1D所示，間隔件元件160形成在柵極堆疊件198的側(cè)壁上。在一些實(shí)施例中，間隔件元件160與柵極介電層192直接接觸。在一些實(shí)施例中，間隔件元件160與導(dǎo)電填料196直接接觸。在一些實(shí)施例中，功函數(shù)層194通過導(dǎo)電填料196和/或間隔件元件160與介電層180分離。

如圖2F所示，在一些實(shí)施例中，功函數(shù)層194和柵極介電層192分別具有側(cè)邊194S₁和192S₁。在一些實(shí)施例中，側(cè)邊194S₁和192S₁位于柵極堆疊件198的頂部與底部之間。在一些實(shí)施例中，導(dǎo)電填料196覆蓋側(cè)邊194S₁和/或192S₁。在一些實(shí)施例中，導(dǎo)電填料196與側(cè)邊194S₁和/或192S₁直接接觸。如圖2F所示，在一些實(shí)施例中，導(dǎo)電填料196具有定位在介電層180與功函數(shù)層194之間的部分197。

如圖1D所示，柵極介電層192具有位于柵極堆疊件198的頂部處的側(cè)邊192S₂。功函數(shù)層194具有位于柵極堆疊件198的頂部處的側(cè)邊194S₂。在一些實(shí)施例中，導(dǎo)電填料196覆蓋側(cè)邊194S₂和/或192S₂。在一些實(shí)施例中，導(dǎo)電填料196與側(cè)邊194S₂和/或192S₂直接接觸。

如圖1D和2F所示，根據(jù)一些實(shí)施例，導(dǎo)電填料196和間隔件元件160一起圍繞功函數(shù)層194和柵極介電層192。在一些實(shí)施例中，功函數(shù)層194和柵極介電層192由于導(dǎo)電填料196和間隔件元件160而不與介電層180直接接觸。

如圖1D所示，介電層180圍繞柵極堆疊件198。距離d₁位于介電層180與功函數(shù)層194之間。在一些實(shí)施例中，距離d₁是介電層180與功函數(shù)層194之間的最短距離。在一些實(shí)施例中，距離d₁大于介電層180與導(dǎo)電填料196之間的最短距離。在圖1D或圖2F所示的實(shí)施例中，介電層180與導(dǎo)電填料196直接接觸。介電層180與導(dǎo)電填料196之間的最短距離等于零，這小于介電層180與功函數(shù)層194之間的最短距離(諸如距離d₁)。

如圖1D所示，距離d₃位于功函數(shù)層194與一個(gè)間隔件元件160之間。在一些實(shí)施例中，距離d₃是功函數(shù)層194與一個(gè)間隔件元件160之間的最短距離。在一些實(shí)施例中，介電層180與功函數(shù)層194之間的最短距離(諸如距離d₁)大于功函數(shù)層194與一個(gè)間隔件元件160之間的最短距離(諸如距離d₃)。

可以對本發(fā)明的實(shí)施例作出許多變化和/或修改。在圖1和/或圖2所示的實(shí)施例中，完全去除介電層180的側(cè)壁179上的柵極介電層192和功函數(shù)層194以有助于導(dǎo)電填料196的形成。然而，本發(fā)明的實(shí)施例并不限于此。在一些其他實(shí)施例中，不完全去除但是部分去除介電層180的側(cè)壁179上的柵極介電層192和功函數(shù)層194。在部分地去除側(cè)壁179上的柵極介電層192和功函數(shù)層194之后，還擴(kuò)大間隙211。導(dǎo)電填料196的形成仍然變得容易。

圖3是根據(jù)一些實(shí)施例的半導(dǎo)體器件結(jié)構(gòu)的截面圖。在一些實(shí)施例中，去除介電層180的側(cè)壁179上的功函數(shù)層194。不去除或僅部分地去除側(cè)壁179上的柵極介電層192。柵極介電層192保持在側(cè)壁179上。在這些情況中，柵極介電層192將導(dǎo)電填料196與介電層180分離。距離d₂位于導(dǎo)電填料196與介電層180之間。在一些實(shí)施例中，距離d₂是導(dǎo)電填料196與介電層180之間的最短距離。在一些實(shí)施例中，介電層180與導(dǎo)電填料196之間的最短距離(諸如距離d₂)小于介電層180與功函數(shù)層194之間的最短距離。

本發(fā)明的實(shí)施例利用金屬柵極堆疊件替代了半導(dǎo)體器件結(jié)構(gòu)的偽柵極堆疊件，金屬柵極堆疊件包括柵極介電層、功函數(shù)層和導(dǎo)電填料。在偽柵極堆疊件被替代之前，形成介電層以圍繞偽柵極堆疊件。之后，去除偽柵極以在介電層中形成凹槽。在凹槽的側(cè)壁和底部上方形成柵極介電層和功函數(shù)層。從介電層的側(cè)壁去除功函數(shù)層和/或柵極介電層的一部分以擴(kuò)大凹槽中的間隙。因此，隨后在凹槽中形成導(dǎo)電填料變得容易實(shí)施。半導(dǎo)體器件結(jié)構(gòu)的性能和可靠性顯著提高。

根據(jù)一些實(shí)施例，提供了一種半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括位于半導(dǎo)體襯底上方的鰭結(jié)構(gòu)和覆蓋鰭結(jié)構(gòu)的一部分的柵極堆疊件。柵極堆疊件包括柵極介電層、功函數(shù)層和位于功函數(shù)層上方的導(dǎo)電填料。半導(dǎo)體器件結(jié)構(gòu)還包括覆蓋鰭結(jié)構(gòu)的介電層。介電層與導(dǎo)電填料直接接觸。

根據(jù)一些實(shí)施例，提供了一種半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括位于半導(dǎo)體襯底上方的鰭結(jié)構(gòu)和覆蓋鰭結(jié)構(gòu)的一部分的柵極堆疊件。柵極堆疊件包括柵極介電層、功函數(shù)層和位于功函數(shù)層上方的導(dǎo)電填料。半導(dǎo)體器件結(jié)構(gòu)還包括覆蓋鰭結(jié)構(gòu)和圍繞柵極堆疊件的介電層。介電層與功函數(shù)層之間的最短距離大于介電層與導(dǎo)電填料之間的最短距離。

根據(jù)一些實(shí)施例，提供了用于形成半導(dǎo)體器件結(jié)構(gòu)的方法。方法包括：在半導(dǎo)體襯底上方形成偽柵極堆疊件以及形成介電層以圍繞偽柵極堆疊件。方法還包括：去除偽柵極堆疊件以形成由介電層圍繞的凹槽并且在凹槽的側(cè)壁和底部上方形成柵極介電層和功函數(shù)層。方法還包括：去除功函數(shù)層的位于介電層的側(cè)壁上的部分。另外，方法包括：在去除功函數(shù)層的位于介電層的側(cè)壁上的部分之后，形成導(dǎo)電填料以填充凹槽。

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：鰭結(jié)構(gòu)，位于半導(dǎo)體襯底上方；柵極堆疊件，覆蓋所述鰭結(jié)構(gòu)的一部分，其中，所述柵極堆疊件包括柵極介電層、功函數(shù)層和位于所述功函數(shù)層上方的導(dǎo)電填料；以及介電層，覆蓋所述鰭結(jié)構(gòu)，其中，所述介電層與所述導(dǎo)電填料直接接觸。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件結(jié)構(gòu)還包括：間隔件元件，位于所述柵極堆疊件的側(cè)壁上，其中，所述間隔件元件與所述柵極介電層直接接觸。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述間隔件元件與所述導(dǎo)電填料直接接觸。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述功函數(shù)層通過所述導(dǎo)電填料或所述間隔件元件與所述介電層分離。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述功函數(shù)層具有位于所述柵極堆疊件的頂部與底部之間的側(cè)邊。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述導(dǎo)電填料覆蓋所述功函數(shù)層的側(cè)邊。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述導(dǎo)電填料與所述功函數(shù)層的側(cè)邊直接接觸。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述介電層圍繞所述柵極堆疊件，所述介電層與所述功函數(shù)層之間的最短距離大于所述介電層與所述導(dǎo)電填料之間的最短距離。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述功函數(shù)層和所述柵極介電層不與所述介電層直接接觸。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述導(dǎo)電填料的一部分位于所述介電層與所述功函數(shù)層之間。

本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：鰭結(jié)構(gòu)，位于半導(dǎo)體襯底上方；柵極堆疊件，覆蓋所述鰭結(jié)構(gòu)的一部分，其中，所述柵極堆疊件包括柵極介電層、功函數(shù)層和位于所述功函數(shù)層上方的導(dǎo)電填料；以及介電層，覆蓋所述鰭結(jié)構(gòu)并且圍繞所述柵極堆疊件，其中，所述介電層與所述功函數(shù)層之間的最短距離大于所述介電層與所述導(dǎo)電填料之間的最短距離。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述功函數(shù)層具有位于所述柵極堆疊件的頂部與底部之間的側(cè)邊，并且所述導(dǎo)電填料覆蓋所述功函數(shù)層的側(cè)邊。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件結(jié)構(gòu)還包括：間隔件元件，位于所述柵極堆疊件的側(cè)壁上，其中，所述功函數(shù)層與所述介電層之間的最短距離大于所述功函數(shù)層與所述間隔件元件之間的最短距離。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述導(dǎo)電填料與所述間隔件元件直接接觸。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述功函數(shù)層具有位于所述柵極堆疊件的頂部處的側(cè)邊，并且所述導(dǎo)電填料覆蓋所述功函數(shù)層的側(cè)邊。

本發(fā)明的實(shí)施例還提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：在半導(dǎo)體襯底上方形成偽柵極堆疊件；形成介電層以圍繞所述偽柵極堆疊件；去除所述偽柵極堆疊件以形成由所述介電層圍繞的凹槽；在所述凹槽的側(cè)壁和底部上方形成柵極介電層和功函數(shù)層；去除所述功函數(shù)層的位于所述介電層的側(cè)壁上的部分；在去除所述功函數(shù)層的位于所述介電層的側(cè)壁上的部分之后，形成導(dǎo)電填料以填充所述凹槽。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括在形成所述偽柵極堆疊件之前，在所述半導(dǎo)體襯底上方形成鰭結(jié)構(gòu)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：去除所述柵極介電層的位于所述介電層的側(cè)壁上的部分。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，部分地去除所述功函數(shù)層和所述柵極介電層之后，在所述凹槽中暴露所述介電層的側(cè)壁。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：實(shí)施平坦化工藝，從而使得所述介電層、所述導(dǎo)電填料、所述柵極介電層和所述功函數(shù)層的頂面共面。

上面概述了若干實(shí)施例的部件、使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍、并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。