本發(fā)明屬于超大規(guī)模集成電路制造領(lǐng)域，具體涉及一種適用于低功耗集成電路制造的具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管結(jié)構(gòu)。

背景技術(shù)：

集成電路的基本單元MOSFET根據(jù)摩爾定律的要求，尺寸會(huì)變得越來越小，隨之而來的不僅僅是在制造工藝上的難度加深，各種不良效應(yīng)也越發(fā)的凸顯。一方面，尺寸等比例縮小，溝道越來越短，柵極控制能力的減弱使得器件難以正常工作及關(guān)斷。另一方面，納米尺度下形成陡峭的PN結(jié)合對(duì)熱處理工藝要求極高?；诙鄸偶夹g(shù)的FinFETs結(jié)構(gòu)以及無結(jié)型場(chǎng)效應(yīng)晶體管可有效解決上述問題，目前已被廣泛應(yīng)用?；诙鄸偶夹g(shù)的FinFETs結(jié)構(gòu)雖然增強(qiáng)了柵極對(duì)載流子的靜電控制能力，并有效的抑制了短溝道效應(yīng)，然而解決不了柵漏交疊區(qū)和源漏交疊區(qū)由于隧道效應(yīng)所產(chǎn)生的隧穿泄漏電流問題。這是由于FinFETs結(jié)構(gòu)并沒有解決隧穿泄漏電流會(huì)由于柵電極和源電極之間距離的減小而不斷增大的問題。因此基于FinFETs結(jié)構(gòu)的器件會(huì)隨著尺寸的進(jìn)一步減小而使得器件的靜態(tài)功耗持續(xù)增加。為解決上述問題，需設(shè)計(jì)出一種在深納米尺度下既具有良好柵控能力，又具有低泄漏電流特性的場(chǎng)效應(yīng)晶體管。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明目的

為保證納米級(jí)短溝道柵控場(chǎng)效應(yīng)晶體管在保證柵控能力的同時(shí)顯著降低隧穿泄漏電流，本發(fā)明提供一種具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管。

技術(shù)方案

本發(fā)明是通過以下技術(shù)方案來實(shí)現(xiàn)的：

一種具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管，包括SOI晶圓的硅襯底，SOI晶圓的硅襯底上方為SOI晶圓的絕緣層；SOI晶圓絕緣層上方為單晶硅，單晶硅的表面附有柵介質(zhì)絕緣層，柵介質(zhì)絕緣層表面附有折疊I形柵電極，柵電極緊貼柵介質(zhì)絕緣層；單晶硅上表面的兩端分別為源電極和漏電極，相鄰單晶硅之間以及源電極和漏電極之間由絕緣介質(zhì)隔離開；將附在單晶硅上表面靠近兩端的絕緣介質(zhì)刻蝕掉后形成的通孔中注入金屬分別生成源電極和漏電極。

與普通的柵電極在各位置長(zhǎng)度一致的FinFETs器件所不同的是，本發(fā)明所提供的一種具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管，在平行于SOI晶圓的硅襯底且沿著從源電極至漏電極的直線方向上，折疊I形柵電極位于單晶硅上方部分的長(zhǎng)度小于折疊I形柵電極位于單晶硅兩側(cè)部分的長(zhǎng)度，整個(gè)折疊I形柵電極呈現(xiàn)出被折疊的英文大寫字母“I”形狀，即折疊I形柵電極位于單晶硅上方部分構(gòu)成字母“I”的中間“豎”的部分，而折疊I形柵電極位于單晶硅兩側(cè)部分則分別構(gòu)成字母“I”的上下兩“橫”。折疊I形柵電極上下兩“橫”分別與“豎”的兩端所組成的兩個(gè)垂直端面均呈“凸”字形。這種構(gòu)造顯著增加了柵電極位于單晶硅上方部分與源電極或者漏電極之間的距離，使得隧道效應(yīng)顯著降低，從而有效抑制了隧穿泄漏電流。與此同時(shí)，被保留的位于單晶硅上方部分構(gòu)成字母“I”的中間“豎”的部分，與位于單晶硅兩側(cè)構(gòu)成字母“I”的上下兩“橫”部分共同構(gòu)成了本發(fā)明所提出的折疊I形柵電極，具有同F(xiàn)inFETs器件相同的柵控能力。

單晶硅和折疊I形柵電極之間通過柵介質(zhì)絕緣層彼此絕緣；柵介質(zhì)絕緣層與折疊I形柵電極內(nèi)側(cè)的形狀相適應(yīng)，柵介質(zhì)絕緣層亦呈現(xiàn)出兩端被折疊的英文大寫字母“I”形狀，其位于單晶硅上方部分構(gòu)成字母“I”的中間“豎”的部分，其位于單晶硅兩側(cè)部分則分別構(gòu)成字母“I”的上下兩“橫”；上下兩“橫”分別與“豎”的兩端所組成的兩個(gè)垂直端面均呈“凸”字形；其中間凸起的“豎”的部分被架空，下方穿入單晶硅。

本發(fā)明所提出的折疊I形柵場(chǎng)效應(yīng)晶體管，在保證器件具有同普通FinFETs器件相同的柵控能力的同時(shí)，顯著減小了泄漏電流。

優(yōu)點(diǎn)及效果

本發(fā)明具有如下優(yōu)點(diǎn)及有益效果：

1. 低泄漏電流：由于本發(fā)明采用水平于晶圓部分柵極短于垂直于晶圓部分柵極的長(zhǎng)度的在俯視角度呈現(xiàn)I形的柵電極：垂直于晶圓部分的柵極可以保持良好的柵控能力，削弱部分短溝道效應(yīng)；水平于晶圓部分的柵極離源漏電極的距離較遠(yuǎn)，有效減小了隧穿泄漏電流，減小了靜態(tài)功耗。

2. 短溝道效應(yīng)的有效抑制：本發(fā)明采用無結(jié)的單晶硅作為器件的溝道部分，為多子導(dǎo)電，既減小了制造工藝復(fù)雜程度，降低了制造成本；也增加了有效溝道長(zhǎng)度，進(jìn)一步減小了短溝道效應(yīng)，提高了亞閾值特性。

附圖說明

圖1為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在SOI襯底上形成的三維結(jié)構(gòu)示意圖。

圖2為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在SOI襯底上形成的俯視圖。

圖3為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了位于器件上表面部分的絕緣介質(zhì)層后的三維結(jié)構(gòu)示意圖。

圖4為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了位于器件上表面部分的絕緣介質(zhì)層后的俯視圖。

圖5為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了位于器件上表面部分的絕緣介質(zhì)層后沿圖3中橫截面A所切的剖面圖。

圖6為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了位于器件上表面部分的絕緣介質(zhì)層后沿圖3中橫截面B所切的剖面圖。

圖7為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在圖3基礎(chǔ)之上剝離了I形柵電極之后的三維結(jié)構(gòu)示意圖。

圖8為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在圖3基礎(chǔ)之上剝離了I形柵電極之后的俯視圖。

圖9為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在圖7基礎(chǔ)之上剝離了源電極和漏電極之后的三維結(jié)構(gòu)示意圖。

圖10為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在圖7基礎(chǔ)之上剝離了源電極和漏電極之后的俯視圖。

圖11為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在圖9基礎(chǔ)之上剝離了柵介質(zhì)絕緣層之后的三維結(jié)構(gòu)示意圖。

圖12為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在圖9基礎(chǔ)之上剝離了柵介質(zhì)絕緣層之后的俯視圖。

圖13至圖26為本發(fā)明具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管結(jié)構(gòu)單元制備方法的一個(gè)具體實(shí)例的工藝流程圖。其中，

圖13是步驟一示意圖，

圖14是步驟一俯視圖，

圖15是步驟二示意圖，

圖16是步驟二俯視圖，

圖17是步驟三示意圖，

圖18是步驟三俯視圖，

圖19是步驟四示意圖，

圖20是步驟四俯視圖，

圖21是步驟五示意圖，

圖22是步驟五俯視圖，

圖23是步驟六示意圖，

圖24是步驟六俯視圖，

圖25是步驟七示意圖，

圖26是步驟七俯視圖。

附圖標(biāo)記說：

1、源電極；2、漏電極；3、絕緣介質(zhì)層；4、柵電極；5、柵介質(zhì)絕緣層；6、單晶硅；7、SOI晶圓的絕緣層；8、SOI晶圓的硅襯底。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說明：

本發(fā)明提供一種具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管，通過I形的柵電極4對(duì)單晶硅中載流子分布的控制來實(shí)現(xiàn)低泄漏電流性質(zhì)。對(duì)柵電極4加正電壓使器件處于導(dǎo)通狀態(tài)。折疊I形柵電極4位于單晶硅6兩側(cè)部分則分別構(gòu)成字母“I”的上下兩“橫”的部分，其長(zhǎng)度較長(zhǎng)，對(duì)單晶硅中的載流子分布起到主要的控制作用；而折疊I形柵電極4位于單晶硅6上方部分構(gòu)成字母“I”的中間“豎”的部分，其長(zhǎng)度較短，并位于單晶硅6的中央位置，采用這樣的結(jié)構(gòu)特征，一方面保證折疊I形柵電極4與源電極1和漏電極2之間具有距離較大，從而使得電極之間交疊處的電場(chǎng)顯著減弱，進(jìn)而使由隧道效應(yīng)而產(chǎn)生的泄漏電流顯著減小。另一方面，由于當(dāng)器件工作在亞閾值狀態(tài)下，單晶硅的電勢(shì)極值出現(xiàn)在中間區(qū)域附近，而對(duì)電勢(shì)極值點(diǎn)柵控制能力的強(qiáng)弱是亞閾值特性優(yōu)劣的關(guān)鍵，因此只保留臨近位于單晶硅6中間部分上方的柵電極部分而去掉臨近位于單晶硅6兩端部分上方的柵電極部分，即采用本發(fā)明所提出的折疊I形柵電極4結(jié)構(gòu)不會(huì)降低柵電極的控制能力。這就使得采用折疊I形柵電極4的這種結(jié)構(gòu)的柵控場(chǎng)效應(yīng)晶體管，既可以保證器件具有同F(xiàn)inFETs器件同樣的柵控能力，又可以顯著降低泄漏電流。

為達(dá)到本發(fā)明所述的器件功能，本發(fā)明所提出的這種具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管，其核心結(jié)構(gòu)特征為：

1. 在平行于晶圓襯底且沿著從源電極1至漏電極2的直線方向上，折疊I形柵電極4位于單晶硅6上方部分的長(zhǎng)度小于折疊I形柵電極4位于單晶硅6兩側(cè)部分的長(zhǎng)度，整個(gè)折疊I形柵電極4呈現(xiàn)出被折疊的英文大寫字母“I”形狀，即折疊I形柵電極4位于單晶硅6上方部分構(gòu)成字母“I”的中間“豎”的部分，而折疊I形柵電極4位于單晶硅6兩側(cè)部分則分別構(gòu)成字母“I”的上下兩“橫”。折疊I形柵電極4上下兩“橫”分別與“豎”的兩端所組成的兩個(gè)垂直端面均呈“凸”字形。

2.單晶硅6和折疊I形柵電極4之間通過柵介質(zhì)絕緣層5彼此絕緣，柵介質(zhì)絕緣層5與折疊I形柵電極4內(nèi)側(cè)的形狀相適應(yīng)，柵介質(zhì)絕緣層5亦呈現(xiàn)出兩端被折疊的英文大寫字母“I”形狀。柵介質(zhì)絕緣層5位于單晶硅6上方部分構(gòu)成字母“I”的中間“豎”的部分，其位于單晶硅6兩側(cè)部分則分別構(gòu)成字母“I”的上下兩“橫”；上下兩“橫”分別與“豎”的兩端所組成的兩個(gè)垂直端面均呈“凸”字形；其中間凸起的“豎”的部分被架空，下方穿入單晶硅6。

3. 位于單晶硅6上表面的柵電極4與源電極1和漏電極2之間通過低介電常數(shù)的絕緣層彼此隔離。

4. 本發(fā)明采用N型（或P型）單晶硅6作為器件的溝道部分，整個(gè)溝道為同種雜質(zhì)類型摻雜，避免了在形成常規(guī)MOSFET中PN結(jié)時(shí)遇到的工藝難度。

下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說明：

如圖1為本發(fā)明一種具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在SOI襯底上形成的三維結(jié)構(gòu)示意圖；圖2為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在SOI襯底上形成的俯視圖；圖3為具有低泄漏電流的具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3之后的三維結(jié)構(gòu)示意圖；圖4為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3之后的俯視圖；圖5為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3之后的三維結(jié)構(gòu)示意圖沿切面A所截的剖面圖；圖6為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3之后的三維結(jié)構(gòu)示意圖沿切面B所截的剖面圖；具體包括SOI晶圓的硅襯底8，SOI晶圓的硅襯底8上方為SOI晶圓的絕緣層7；SOI晶圓的絕緣層7上方為單晶硅6，單晶硅6的表面的中央位置附有柵介質(zhì)絕緣層5，相鄰的單晶硅6之間通過絕緣介質(zhì)層3隔離；柵介質(zhì)絕緣層5表面附有柵電極4，柵電極4上方以及四周附有絕緣介質(zhì)層3，最后并通過刻蝕工藝刻蝕掉單晶硅6兩端上表面的絕緣介質(zhì)層3，并在刻蝕掉的通孔中注入金屬分別生成為源電極1和漏電極2；如圖7為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3、柵電極4之后的三維結(jié)構(gòu)示意圖；圖8為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3、柵電極4之后的俯視圖；圖9為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3、柵電極4、源電極1、漏電極2之后的三維結(jié)構(gòu)示意圖；圖10為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3、柵電極4、源電極1、漏電極2之后的俯視圖；圖11為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3、柵電極4、源電極1、漏電極2、柵介質(zhì)絕緣層5之后的三維結(jié)構(gòu)示意圖；圖12為具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管在剝離了器件上表面以及四周的絕緣介質(zhì)層3、柵電極4、源電極1、漏電極2、柵介質(zhì)絕緣層5之后的俯視圖；為增強(qiáng)I形柵電極4對(duì)單晶硅6內(nèi)電場(chǎng)、電勢(shì)及載流子分布的控制能力，柵極絕緣層5可以是具有高介電常數(shù)的絕緣材料介質(zhì)層，也可以是普通的二氧化硅材料。

本發(fā)明所提出的這種具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管的單元及陣列的具體制造工藝步驟如下：

步驟一、提供一個(gè)已摻雜的SOI晶圓，SOI晶圓的下方為SOI晶圓的硅襯底8，SOI晶圓上方為用于形成單晶硅6的單晶硅薄膜，二者之間為SOI晶圓的絕緣層7，通過光刻、刻蝕等工藝在所提供的SOI晶圓的絕緣層7上形成一系列如圖13、圖14所示的長(zhǎng)方體即為單晶硅6；

步驟二、如圖15、圖16所示，在SOI晶圓左右部分通過淀積絕緣介質(zhì)層后，拋平表面形成絕緣介質(zhì)層3，作為器件單元之間隔離使用；

步驟三、如圖17、圖18所示，通過淀積工藝，將長(zhǎng)方體狀的單晶硅薄膜上淀積高介電常數(shù)的絕緣體作為柵介質(zhì)材料，并對(duì)其進(jìn)行拋光處理；

步驟四、如圖19、圖20所示，通過刻蝕工藝，將上一步所淀積的柵介質(zhì)層刻蝕出一個(gè)從俯視角度看如大寫字母I的形狀，以此生成柵介質(zhì)絕緣層5；

步驟五、如圖21、圖22所示，在上述步驟基礎(chǔ)上在柵介質(zhì)層5上經(jīng)過淀積刻蝕氧化物再淀積金屬，形成了柵電極4，拋光表面；

步驟六、如圖23、圖24所示，在上述步驟基礎(chǔ)上通過淀積工藝生成絕緣層將單元器件隔離開來，拋光平面；

步驟七、如圖25、圖26所示，在上述步驟的基礎(chǔ)上在絕緣介質(zhì)層3上表面的兩端位置通過刻蝕工藝刻蝕掉單晶硅6兩端上表面的絕緣介質(zhì)層3以生成源、漏通孔，并分別在源、漏通孔中注入金屬以生成源電極1和漏電極2，通過上述步驟最終生成本發(fā)明所提出的一種具有低泄漏電流的無結(jié)折疊I形柵場(chǎng)效應(yīng)晶體管。