本發(fā)明主要涉及到存儲器的，更確切的說，涉及到了在三維閃存中實現(xiàn)信號跨層交互的方法以及相應的半導體存儲器。

背景技術：

1、在數(shù)據(jù)的存儲領域，業(yè)界為了克服二維存儲器件的限制，已經著手研發(fā)了具有三維結構特征的存儲器元器件，主要設計思路是通過將諸多存儲器單元三維地布置在半導體襯底之上以此提高集成密度。三維存儲器例如3d-nand是存儲晶胞以三維堆疊的方式構造的閃存器件，在3d-nand存儲器結構當中，通常包括具有存儲功能的堆疊結構和具有相互連通功能的外部電路結構及其它輔助電路。在例如3d-nand閃存的三維存儲器件中閃存物理上通常劃分為多個區(qū)塊，每個區(qū)塊包括一定數(shù)量的存儲單元。閃存的擦除操作通常都是以區(qū)塊為基本單元即最小單元的。

2、顧名思義，基于三維存儲器之三維閃存堆疊式結構，在不同堆疊層上會產生不同層次的存儲區(qū)域或存儲單元，而不同層次的存儲區(qū)域或存儲單元通常會處于不同的工作狀態(tài)例如寫操作或讀取操作或擦除操作等。不同廠商的三維存儲器或者相同廠商但針對不同客戶定制需求的三維存儲器可能會具有不同的區(qū)塊或單元劃分標準。位于不同層次的任意兩個存儲區(qū)域或存儲單元的交互存在著一些疑慮，因為兩個存儲區(qū)域或存儲單元的工作狀態(tài)通常是不相同的。譬如假設處于常規(guī)數(shù)據(jù)收發(fā)狀態(tài)的一者向不同層次的并處于待機靜默狀態(tài)的另一者發(fā)送數(shù)據(jù)信息，它們這種交互不僅可能無法正常完成、甚至后者會因為來自其它層的徒然電壓電流沖擊而產生工作時序紊亂、局部電路誤觸發(fā)、產生非期望漏電流或暗電流等各種異常。在三維閃存中如何實現(xiàn)信號跨層交互是亟待解決的難題。

技術實現(xiàn)思路

1、本技術涉及一種三維閃存中信號跨層交互的方法，其特征在于，包括：

2、在三維閃存的任一堆疊層中的第一存儲單元的第一電源線和三維閃存的其它的相異堆疊層中的第二存儲單元的第二電源線之間設置負載；

3、將負載兩端的電壓感測值和第一存儲單元的輸出端口的輸出信號進行比較，產生一個驅動信號，用于驅動一個基于晶體管觸發(fā)的可控硅器件；

4、將可控硅器件連在第二存儲單元的輸入端口和第二存儲單元的參考地之間，利用所述驅動信號來操作用于觸發(fā)可控硅器件的配套的晶體管的接通與否；

5、當?shù)谝缓偷诙鎯卧獌烧咭蚬ぷ鳡顟B(tài)不同而導致第一和第二電源線的電壓差異超過規(guī)范值時，引導可控硅器件予以導通從而抑制第一存儲單元的輸出信號在跨層交互期間對第二存儲單元的輸入端口的電壓或電流沖擊；反之，當?shù)谝缓偷诙娫淳€的電壓差異低于規(guī)范值時，禁止可控硅器件導通。

6、上述的方法：若第一和第二電源線的電壓差異超過規(guī)范值，所述輸出信號的邏輯高電平使得所述驅動信號失能以及所述輸出信號的邏輯低電平使得所述驅動信號使能，保持所述驅動信號在失能和使能兩種狀態(tài)之間持續(xù)動態(tài)切換；若第一和第二電源線的電壓差異低于規(guī)范值，所述輸出信號的邏輯高電平和邏輯低電平皆使得所述驅動信號失能。

7、上述的方法：利用一個運算放大器計算負載的電壓感測值，利用一個耦合電容將所述輸出信號耦合到一個比較器的反相端，將所述運算放大器的輸出端耦合到比較器的正相端；比較器的比較結果視為用于操控所述晶體管的接通與否的所述驅動信號。

8、上述的方法：基于第一和第二電源線的電壓差異超過規(guī)范值、可控硅器件進入接通狀態(tài)的條件：將第二存儲單元的輸入端口與第二電源線之間配置的靜電防護晶體管鉗制在關斷的狀態(tài)，用于截斷自第一電源線而流經第二電源線、靜電防護晶體管、可控硅器件并流向所述參考地的暗電流。

9、上述的方法：在第一電源線與參考地之間產生壓降、由于可控硅器件的接通而導致靜電防護晶體管反向擊穿的瞬間，至少將靜電防護晶體管予以強制關斷一次，以在靜電防護晶體管處形成所述暗電流的一個斷點、但不影響可控硅器件原定的用于抑制第一存儲單元的輸出信號對第二存儲單元的輸入端口的電壓或電流沖擊的功能。

10、上述的方法：利用采樣電路對第二存儲單元的輸入端口的突變電壓進行采樣，采樣電路將第二存儲單元的輸入端口的電壓直接輸入到或非門的第一輸入端、將第二存儲單元的輸入端口的電壓分別經過延時單元和反相器的延時和反相后再輸入到或非門的第二輸入端；或非門的輸出經過另一反相器和一個電容器而耦合到靜電防護晶體管的柵極，藉此在靜電防護晶體管自身因所述突變電壓而反向擊穿并接通的時刻，至少又將靜電防護晶體管予以重新關斷。

11、上述的方法：采樣電路對第二存儲單元的輸入端口的突變電壓進行采樣，采樣電路將第二存儲單元的輸入端口的電壓輸入到一或非門的第一輸入端、第二存儲單元的輸入端口的電壓分別經過延時單元和反相器的延時和反相后再輸入或非門的第二輸入端；驅動信號和或非門的輸出輸入至一與門執(zhí)行邏輯與運算，與門的輸出經過另一個反相器和一個電容器而耦合到靜電防護晶體管的柵極，藉此在靜電防護晶體管自身因突變電壓而反向擊穿并接通的時刻，至少又將靜電防護晶體管予以重新關斷。

12、上述的方法：采樣電路對突變電壓進行有效采樣的前提是第一和第二電源線它們的電壓差異超過規(guī)范值，其中，第一存儲單元的輸出信號在跨層交互期間對第二存儲單元的輸入端口的電壓沖擊對于采樣電路而言屬于無效采樣。

13、本技術涉及一種存儲器，該存儲器基于三維閃存并具有眾多的堆疊層，在存儲器之三維閃存的多堆疊層結構中支持信號跨層交互，該存儲器還包括：

14、位于任一堆疊層的第一存儲單元，其配置有第一電源線；

15、位于和該任一堆疊層不同的相異堆疊層的第二存儲單元，其配置有第二電源線；

16、設置在第一電源線與第二電源線之間的負載；

17、連接在第二存儲單元的輸入端口和第二存儲單元的參考地之間的可控硅器件；

18、負載兩端的電壓感測值和第一存儲單元的輸出端口的輸出信號經過比較而產生一個驅動信號，其用于驅動基于晶體管觸發(fā)的可控硅器件，而且所述驅動信號是用來操作可控硅器件的配套的晶體管的接通與否；

19、當?shù)谝缓偷诙鎯卧獌烧咭蚬ぷ鳡顟B(tài)不同而導致第一和第二電源線的電壓差異超過規(guī)范值時，引導可控硅器件予以導通從而抑制第一存儲單元的輸出信號在跨層交互期間對第二存儲單元的輸入端口的電壓或電流沖擊；反之，當?shù)谝缓偷诙娫淳€的電壓差異低于規(guī)范值時，禁用可控硅器件，允許所述輸出信號交互到第二存儲單元之輸入端口。

20、上述的存儲器：在每個堆疊層配置一個運算放大器和一個比較器，利用運算放大器計算負載兩端的電壓感測值，利用一個耦合電容將所述輸出信號耦合到比較器的反相端以及將運算放大器的輸出端耦合到比較器的正相端；比較器的比較結果視為用于操控所述晶體管的接通與否的所述驅動信號。

21、上述的存儲器：在每個堆疊層配置采樣電路，采樣電路包括或非門、延時單元和反相器；采樣電路對第二存儲單元的輸入端口的突變電壓進行采樣，第二存儲單元的輸入端口的電壓直接輸入到或非門的第一輸入端、第二存儲單元的輸入端口的電壓經過延時單元和反相器后再輸入到或非門的第二輸入端；或非門的輸出經過另一反相器和電容器而耦合到靜電防護晶體管的柵極，在靜電防護晶體管因突變電壓而反向擊穿并接通的時刻，又將靜電防護晶體管予以重新關斷；或者，采樣電路對第二存儲單元的輸入端口的突變電壓進行采樣，第二存儲單元的輸入端口的電壓輸入到或非門的第一輸入端、第二存儲單元的輸入端口的電壓經過延時單元和反相器后再輸入到或非門的第二輸入端；或非門的輸出和驅動信號輸入至一個與門執(zhí)行邏輯與運算，與門的輸出經過另一反相器和電容器而耦合到靜電防護晶體管的柵極，在靜電防護晶體管因突變電壓而反向擊穿并接通的時刻，又將靜電防護晶體管重新關斷。

22、上述的存儲器：若第一和第二電源線的電壓差異超過規(guī)范值，所述輸出信號的邏輯高電平使得所述驅動信號失能以及所述輸出信號的邏輯低電平使得所述驅動信號使能，保持所述驅動信號在失能和使能兩種狀態(tài)之間持續(xù)動態(tài)切換；若第一和第二電源線的電壓差異低于規(guī)范值，輸出信號的邏輯高電平和邏輯低電平皆使得所述驅動信號失能。

23、上述的存儲器：利用一個運算放大器計算負載的電壓感測值，利用一個耦合電容將所述輸出信號耦合到一個比較器的反相端，將所述運算放大器的輸出端耦合到比較器的正相端；比較器的比較結果視為用于操控所述晶體管的接通與否的所述驅動信號。

24、上述的存儲器：基于第一和第二電源線的電壓差異超過規(guī)范值、可控硅器件進入接通狀態(tài)的條件：將第二存儲單元的輸入端口與第二電源線之間配置的靜電防護晶體管鉗制在關斷的狀態(tài)，用于截斷自第一電源線而流經第二電源線、靜電防護晶體管、可控硅器件并流向所述參考地的暗電流。

25、上述的存儲器：在第一電源線與所述參考地之間產生壓降、以及由于可控硅器件的接通而導致靜電防護晶體管反向擊穿的瞬間，至少將靜電防護晶體管予以強制關斷一次以在靜電防護晶體管處形成暗電流的一個斷點、但不影響可控硅器件原定的用于抑制第一存儲單元的輸出信號對第二存儲單元的輸入端口的電壓或電流沖擊的功能。

26、上述的存儲器：利用采樣電路對第二存儲單元的輸入端口的突變電壓進行采樣，采樣電路將第二存儲單元的輸入端口的電壓直接輸入到或非門的第一輸入端、將第二存儲單元的輸入端口的電壓分別經過延時單元和反相器的延時和反相后再輸入到或非門的第二輸入端；或非門的輸出經過另一反相器和電容器而耦合到靜電防護晶體管的柵極，藉此在靜電防護晶體管自身因所述突變電壓而反向擊穿并接通的時刻，至少又將靜電防護晶體管予以重新關斷。

27、上述的存儲器：利用采樣電路對第二存儲單元的輸入端口的突變電壓進行采樣，采樣電路將第二存儲單元的輸入端口的電壓輸入到一或非門的第一輸入端、將第二存儲單元的輸入端口的電壓分別經過延時單元和反相器的延時和反相后再輸入到或非門的第二輸入端；驅動信號和或非門的輸出輸入至一與門執(zhí)行邏輯與運算，與門的輸出經過另一個反相器和一個電容器而耦合到靜電防護晶體管的柵極，藉此在靜電防護晶體管自身因突變電壓而反向擊穿并接通的時刻，至少又將靜電防護晶體管予以重新關斷。

28、上述的存儲器：采樣電路對突變電壓進行有效采樣的前提是第一和第二電源線它們的電壓差異超過規(guī)范值，其中，第一存儲單元的輸出信號在跨層交互期間對第二存儲單元的輸入端口的電壓沖擊對于采樣電路而言屬于無效采樣。

29、前述存儲器兼容現(xiàn)有3d-flash存儲器，例如垂直三維閃存存儲器。所以基本上與目前的存儲器的功耗相當，電路增加幅度很小。譬如相對存儲層或堆疊層的百萬或千萬級甚至億級的晶體管卻只添加有限的若干晶體管，沒有附加過多的輔助電路，具極低的非信號跨層交互時的靜態(tài)功耗。存儲層或堆疊層之間產生信號跨層交互的階段，自適應于不同存儲層或堆疊層的任意兩個存儲區(qū)域或存儲單元的相異工作狀態(tài)、適配性地讓任意兩個存儲區(qū)域或存儲單元間的信號交互在互不干擾或破壞對方的前提下順利完成。注意位于不同層的任意兩個存儲區(qū)域或存儲單元的相異工作狀態(tài)往往會存在供電電壓或供電電流或運營功耗或晶體管運行區(qū)間等方方面面的差異性，典型的是晶體管的諸如截止或線性或者飽和放大等不同的運行區(qū)間所要求的工作電壓或電流往往存在著較大的不同，兩個相異工作狀態(tài)的存儲區(qū)域或存儲單元間的不同供電條件會因數(shù)據(jù)交互去沖擊到對方。本文能高效響應并抑制這種沖擊，符合三維架構下不同存儲層的信號交互需求。避免信號交互期間受沖擊方產生時序紊亂、電路誤觸發(fā)、漏電流或暗電流等各類別異常。解決了三維閃存中信號跨層交互動作帶給位于不同堆疊層并參與交互的兩個存儲單元互擾的難題。