具有用于源極和漏極的支撐結(jié)構(gòu)的納米線mosfet的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)所描述的技術(shù)總體涉及基于納米線的器件，更具體地，涉及基于納米線的場(chǎng)效應(yīng)晶體管(FET)及其制造方法。
【背景技術(shù)】
[0002]圍柵(GAA)納米線溝道場(chǎng)效應(yīng)晶體管(FET)可以使得部件縮小比例超過(guò)目前的平面互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)。納米線溝道FET還可因?yàn)槠淇蓛?yōu)于傳統(tǒng)FET器件的靜電場(chǎng)而具有價(jià)值。納米線溝道FET的制造可包括生成納米線束并將它們放置在需要的地方(例如，自底向上的方法)或者可包括各種光刻圖案化步驟。

【發(fā)明內(nèi)容】

[0003]本公開(kāi)涉及一種晶體管器件以及用于形成納米線場(chǎng)效應(yīng)晶體管(FET)器件的方法。在用于形成納米線FET器件的方法中，形成包括源極區(qū)和漏極區(qū)的器件層，其中源極區(qū)和漏極區(qū)由懸空的納米線溝道連接。蝕刻停止層形成在源極區(qū)和漏極區(qū)的下面。蝕刻停止層包括介于半導(dǎo)體襯底與源極和漏極區(qū)之間的支撐結(jié)構(gòu)。懸空的納米線溝道通過(guò)蝕刻該懸空納米線溝道下方的犧牲材料而形成。蝕刻對(duì)于犧牲材料具有選擇性以防止去除位于源極區(qū)和漏極區(qū)下面的蝕刻停止層。
[0004]根據(jù)本發(fā)明的一方面提供了一種用于形成納米線場(chǎng)效應(yīng)晶體管(FET)器件的方法，所述方法包括:形成包括源極區(qū)和漏極區(qū)的器件層，所述源極區(qū)和所述漏極區(qū)通過(guò)懸空的納米線溝道連接；在所述源極區(qū)和所述漏極區(qū)下面形成蝕刻停止層，所述蝕刻停止層包括介于半導(dǎo)體襯底與所述源極區(qū)和漏極區(qū)之間的支撐結(jié)構(gòu)；以及形成懸空的納米線溝道，所述懸空的納米線溝道通過(guò)蝕刻所述懸空的納米線溝道下面的犧牲層材料形成，所述蝕刻對(duì)于所述犧牲材料具有選擇性以防止去除所述源極區(qū)和所述漏極區(qū)下面的所述蝕刻停止層。
[0005]在該方法中，還包括:形成所述蝕刻停止層，其中，所述蝕刻停止層包括摻碳的硅層；以及蝕刻所述犧牲材料，其中，所述犧牲材料包括SiGe。
[0006]在該方法中，還包括利用外延工藝來(lái)形成所述摻碳的硅層。
[0007]在該方法中，還包括:在所述半導(dǎo)體襯底中形成具有第一導(dǎo)電類型的阱；以及形成所述摻碳的硅層，其中，所述摻碳的硅層的電阻率特征使得所述摻碳的硅層將所述源極區(qū)、所述漏極區(qū)或所述懸空的納米線溝道與所述阱電隔離。
[0008]在該方法中，還包括:在所述半導(dǎo)體襯底中形成具有第一導(dǎo)電類型的阱；通過(guò)注入工藝在所述阱中形成具有所述第一導(dǎo)電類型的反穿通層；以及形成所述摻碳的硅層，其中，所述摻碳的硅層i)鄰近于所述源極區(qū)或所述漏極區(qū)，并且ii)鄰近于所述反穿通層。
[0009]在該方法中，所述第一導(dǎo)電類型是P型。
[0010]在該方法中，所述第一導(dǎo)電類型是η型。
[0011]在該方法中，還包括:形成所述源極區(qū)，其中，所述源極區(qū)包括SiP ;形成所述漏極區(qū)，其中，所述漏極區(qū)包括SiP ;以及形成所述摻碳的硅層，其中，所述摻碳的硅層鄰近于所述源極區(qū)或者所述漏極區(qū)，并且所述摻碳的硅層減小了 SiP向FET器件的部分的擴(kuò)散。
[0012]在該方法中，還包括:對(duì)所述器件層和所述蝕刻停止層進(jìn)行高溫處理，其中，所述摻碳的硅層減小了所述SiP在所述高溫處理期間的擴(kuò)散。
[0013]在該方法中，還包括:形成所述蝕刻停止層，其中，所述蝕刻停止層包括:未摻雜的硅層，和所述摻碳的硅層，i)鄰近于所述源極區(qū)或所述漏極區(qū)，并且ii)垂直堆疊在所述未摻雜的娃層的上方。
[0014]在該方法中，還包括:形成所述未摻雜的娃層，其中，所述未摻雜的娃層鄰近于所述半導(dǎo)體襯底。
[0015]在該方法中，還包括:形成所述源極區(qū)，其中，所述源極區(qū)包括SiP;形成所述漏極區(qū)，其中，所述漏極區(qū)包括SiP;以及形成所述摻碳的硅層，其中，所述摻碳的硅層減小了SiP向所述未摻雜的娃層和所述半導(dǎo)體襯底的擴(kuò)散。
[0016]在該方法中，還包括:形成所述蝕刻停止層，其中，所述未摻雜的硅層的厚度大于所述摻碳的硅層的厚度。
[0017]在該方法中，還包括:在所述半導(dǎo)體襯底中形成具有第一導(dǎo)電類型的阱；通過(guò)注入工藝在所述阱中形成具有所述第一導(dǎo)電類型的反穿通層；以及形成所述未摻雜的硅層，其中，所述未摻雜的硅層鄰近于所述反穿通層。
[0018]在該方法中，還包括:形成所述蝕刻停止層，其中，所述蝕刻停止層包括:摻硼的硅層，和所述摻碳的硅層，i)鄰近于所述源極區(qū)或所述漏極區(qū)，并且ii)垂直堆疊在所述摻硼的硅層的上方。
[0019]在該方法中，還包括:形成所述摻硼的硅層，其中，所述摻硼的硅層鄰近于所述半導(dǎo)體襯底。
[0020]在該方法中，還包括:利用第一外延工藝來(lái)形成所述摻硼的硅層；以及利用第二外延工藝來(lái)形成所述摻碳的娃層。
[0021]在該方法中，還包括:形成所述源極區(qū)，其中，所述源極區(qū)包括SiP;形成所述漏極區(qū)，其中，所述漏極區(qū)包括SiP;以及形成所述摻碳的硅層，其中，所述摻碳的硅層減小了SiP向所述摻硼的硅層的擴(kuò)散。
[0022]在該方法中，還包括:形成所述蝕刻停止層，其中，所述摻硼的硅層的厚度小于所述摻碳的硅層的厚度。
[0023]在該方法中，還包括:在所述半導(dǎo)體襯底中形成具有第一導(dǎo)電類型的阱；以及通過(guò)外延工藝形成所述摻硼的硅層，其中，所述摻硼的硅層是反穿通層，并且所述FET器件不包括通過(guò)注入工藝形成的反穿通層。
[0024]在另一個(gè)實(shí)例中，在形成納米線FET器件的方法中，形成包括源極區(qū)和漏極區(qū)的器件層，其中源極區(qū)和漏極區(qū)由懸空的納米線溝道連接。蝕刻停止層形成在源極區(qū)和漏極區(qū)的下面。該蝕刻停止層包括摻碳的硅層、未摻雜的硅層以及摻硼的硅層。懸空的納米線溝道通過(guò)蝕刻該懸空的納米線溝道下方的犧牲材料而形成。蝕刻對(duì)于犧牲材料具有選擇性以防止去除位于源極區(qū)和漏極區(qū)下面的蝕刻停止層。
[0025]根據(jù)本發(fā)明的另一方面提供了一種形成納米線場(chǎng)效應(yīng)晶體管(FET)器件的方法，所述方法包括:形成包括源極區(qū)和漏極區(qū)的器件層，所述源極區(qū)和所述漏極區(qū)通過(guò)懸空的納米線溝道連接；在所述源極區(qū)和所述漏極區(qū)下面形成蝕刻停止層，其中，所述蝕刻停止層包括:摻碳的硅層，未摻雜的硅層，和摻硼的硅層；以及通過(guò)蝕刻位于所述懸空的納米線溝道下面的犧牲材料形成所述懸空的納米線溝道，所述蝕刻對(duì)于所述犧牲材料具有選擇性以防止將所述源極區(qū)和所述漏極區(qū)下面的所述蝕刻停止層去除。
[0026]在該方法中，其中，所述摻碳的硅層鄰近于所述源極區(qū)或所述漏極區(qū)，所述摻硼的娃層鄰近于半導(dǎo)體襯底，以及所述未摻雜的娃層垂直堆疊在所述摻硼的娃層的上方。
[0027]在另一個(gè)實(shí)例中，晶體管器件包括半導(dǎo)體襯底及包括源極區(qū)和漏極區(qū)的器件層。源極區(qū)和漏極區(qū)由懸空的納米線溝道連接。該晶體管器件還包括位于源極區(qū)和漏極區(qū)下面的蝕刻停止層。該蝕刻停止層包括介于半導(dǎo)體襯底與源極和漏極區(qū)之間的支撐結(jié)構(gòu)。懸空的納米線溝道通過(guò)蝕刻該懸空的納米線溝道下方的犧牲材料而形成，其中蝕刻對(duì)于犧牲材料具有選擇性以防止去除位于源極區(qū)和漏極區(qū)下面的蝕刻停止層。
[0028]根據(jù)本發(fā)明的再一方面提供了一種晶體管器件，包括:半導(dǎo)體襯底；器件層，包括源極區(qū)和漏極區(qū)，所述源極區(qū)和所述漏極區(qū)由懸空的納米線溝道連接；以及位于所述源極區(qū)和所述漏極區(qū)下面