一種選擇器及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種選擇器(Switch)及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造工藝的不斷發(fā)展與進(jìn)步，利用微機(jī)電系統(tǒng)(MEMS)技術(shù)制造選擇器是一種發(fā)展趨勢。如圖1A所示，其示出了現(xiàn)有的選擇器的關(guān)閉狀態(tài):在絕緣襯底100形成有源極103、柵極102和漏極101，選擇器的懸臂梁104固定于源極103，位于懸臂梁104末端的觸點105未與漏極101相接觸。如圖1B所示，其示出了現(xiàn)有的選擇器的開啟狀態(tài)??位于懸臂梁104末端的觸點105與漏極101相接觸。
[0003]選擇器具有以下優(yōu)點:原則上具有零漏電和零亞閾值波動；耐高溫；不受電磁沖擊的影響；可以與CMOS兼容。然而，選擇器的懸臂梁的構(gòu)成材料的可靠性是決定上述選擇器制造的個關(guān)鍵因素，在單一芯片中將上述選擇器制造工序與CMOS的制造工序集成在一起則是另一個關(guān)鍵因素。舉例來說，現(xiàn)有的選擇器的懸臂梁的構(gòu)成材料為GeAs，其可靠性以及應(yīng)力的調(diào)節(jié)存在一定問題，同時，不能在單一芯片中將構(gòu)成材料為GeAs的懸臂梁的制造工序與CMOS的制造工序集成在一起。
[0004]因此，需要提出一種方法，以解決上述問題。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種選擇器的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成鈍化層；在所述鈍化層上形成具有隔離槽的第一金屬層，所述隔離槽將所述第一金屬層分隔為分別與形成在所述半導(dǎo)體襯底上的CMOS的漏極、柵極和源極連通的三個部分；沉積形成犧牲層，以覆蓋具有所述隔離槽的所述第一金屬層；在所述犧牲層的與所述第一金屬層的連通所述CMOS的漏極的部分相接觸的部分中形成凹槽；沉積第二金屬層，以覆蓋所述具有所述凹槽的犧牲層，并執(zhí)行化學(xué)機(jī)械研磨直至露出所述犧牲層，以形成與所述選擇器的懸臂梁的末端相連的觸點；在所述犧牲層中形成溝槽，以露出所述第一金屬層的連通所述CMOS的源極的部分；沉積用于構(gòu)成所述懸臂梁的鍺硅層，以完全填充所述溝槽并覆蓋所述犧牲層和所述觸點；去除所述鍺硅層的位于所述觸點之外的部分；刻蝕去除所述犧牲層，以在所述懸臂梁和所述第一金屬層之間形成氣隙。
[0006]進(jìn)一步，形成所述具有隔離槽的第一金屬層的步驟包括:在所述鈍化層上沉積形成所述第一金屬層；在所述第一金屬層上形成具有所述隔離槽的圖案的光刻膠層；以所述光刻膠層為掩膜，通過蝕刻形成所述具有隔離槽的第一金屬層；通過灰化去除所述光刻膠層。
[0007]進(jìn)一步，在形成所述凹槽之前，還包括執(zhí)行另一化學(xué)機(jī)械研磨平坦化所述犧牲層的頂部的步驟。
[0008]進(jìn)一步，所述鈍化層的構(gòu)成材料為氧化物，所述第一金屬層和所述第二金屬層的構(gòu)成材料為不會受到雙氧水腐蝕攻擊的材料，所述犧牲層的構(gòu)成材料為鍺。
[0009]進(jìn)一步，所述第一金屬層和所述第二金屬層的構(gòu)成材料為鋁，沉積構(gòu)成所述第二金屬層的鋁的溫度為240-300°C。
[0010]進(jìn)一步，通過調(diào)整沉積所述鍺硅層時的工藝參數(shù)或者實施所述沉積的同時原位摻雜雜質(zhì)來調(diào)節(jié)所述懸臂梁所具有的應(yīng)力。
[0011]進(jìn)一步，所述刻蝕的刻蝕液為熱的雙氧水，溫度為80-100°C。
[0012]本發(fā)明還提供一種采用如上述制造方法制造的選擇器，所述選擇器的懸臂梁由鍺娃層構(gòu)成。
[0013]根據(jù)本發(fā)明，所述選擇器的懸臂梁由鍺硅層構(gòu)成，形成與懸臂梁相連的觸點時采用的犧牲層由鍺構(gòu)成，因此，制造所述選擇器的工藝與在單一芯片中實施的CMOS的制造工藝完全兼容，避免增加額外的制造工序而導(dǎo)致制造成本的上升。
【附圖說明】
[0014]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0015]附圖中:
[0016]圖1A為現(xiàn)有的選擇器處于關(guān)閉狀態(tài)時的示意性剖面圖；
[0017]圖1B為現(xiàn)有的選擇器處于開啟狀態(tài)時的示意性剖面圖；
[0018]圖2A-圖2J為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0019]圖3為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟的流程圖。
【具體實施方式】
[0020]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0021]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的選擇器及其制造方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0022]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023][示例性實施例]
[0024]下面，參照圖2A-圖2J和圖3來描述根據(jù)本發(fā)明示例性實施例的方法制造選擇器的詳細(xì)步驟。
[0025]參照圖2A-圖2J，其中示出了根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0026]首先，如圖2A所示，提供半導(dǎo)體襯底200，半導(dǎo)體襯底200的構(gòu)成材料采用具有高阻抗的材料，例如未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI )、絕緣體上層疊鍺化硅(S-SiGeOI )、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實施例中，半導(dǎo)體襯底200的構(gòu)成材料選用單晶硅。
[0027]接下來，在半導(dǎo)體襯底200上形成鈍化層201。鈍化層201的形成方法可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的任何現(xiàn)有技術(shù)，優(yōu)選化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(RTCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)。鈍化層201的構(gòu)成材料優(yōu)選氧化物，例如二氧化硅。
[0028]接著，如圖2B所示，在鈍化層201上形成具有隔離槽202’的第一金屬層202，其形成過程包括以下步驟:在鈍化層201上沉積形成第一金屬層202，所述沉積優(yōu)選物理氣相沉積；通過旋涂、曝光、顯影等工藝在第一金屬層202上形成具有隔離槽202’的圖案的光刻膠層；以所述光刻膠層為掩膜，通過蝕刻形成具有隔離槽202’的第一金屬層202 ;通過灰化去除所述光刻膠層。第一金屬層202的構(gòu)成材料可以選取不會受到雙氧水腐蝕攻擊的任何適宜的材料，優(yōu)選鋁。隔離槽202’將第一金屬層202分隔為分別與形成在半導(dǎo)體襯底200上的CMOS的漏極、柵極和源極連通的部分202a、202b和202c。
[0029]接著，如圖2C所示，沉積形成犧牲層203，以覆蓋具有隔離槽202’的第一金屬層202。為了與CMOS的制造工藝相兼容，犧牲層203的構(gòu)成材料優(yōu)選鍺。所述沉積可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)和快速熱化學(xué)氣相沉積(RTCVD)中的一種。
[0030]接著，如圖2D所示，執(zhí)行第一化學(xué)機(jī)械研磨平坦化犧牲層203的頂部。然后，在犧牲層203的與第一金屬層202的連通形成在半導(dǎo)體襯底200上的CMOS的漏極的部分202a相接觸的部分中形成凹槽203’。形成凹槽203’的工藝步驟包括:通過旋涂、曝光、顯影等工藝在犧牲層203上形成具有凹槽203’的圖案的光刻膠層；以