具有絕緣體上硅(soi)襯底上的金屬環(huán)的半導(dǎo)體器件結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及具有絕緣體上硅(SOI)襯底上的金屬環(huán)的半導(dǎo)體器件結(jié)構(gòu)。
【背景技術(shù)】
[0002]半導(dǎo)體器件用于各種電子應(yīng)用中，諸如個(gè)人電腦、手機(jī)、數(shù)碼相機(jī)和其他電子設(shè)備。通常通過(guò)以下步驟來(lái)制造半導(dǎo)體器件:在半導(dǎo)體襯底上方依次沉積絕緣層或介電層、導(dǎo)電層和半導(dǎo)體材料層，然后使用光刻圖案化各種材料層以在其上形成電路組件和元件。通常在單個(gè)半導(dǎo)體晶圓上制造多個(gè)集成電路。通過(guò)沿劃線鋸切集成電路從而分割單獨(dú)的管芯。通常以例如多芯片模塊或其他類型的封裝方式將單個(gè)管芯分別進(jìn)行封裝。
[0003]絕緣體上硅(SOI)技術(shù)的實(shí)現(xiàn)是用于允許微電子器件持續(xù)小型化(可以稱為擴(kuò)展的摩爾定律)的一些制造策略之一。例如，報(bào)告的涉及硅(體效應(yīng)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS))加工的SOI技術(shù)的優(yōu)點(diǎn)包括由于體硅隔離而導(dǎo)致的低寄生電容，其在匹配性能上提高了功耗，和由于η阱和P阱結(jié)構(gòu)隔離而導(dǎo)致的抗閂鎖效應(yīng)。
[0004]從制造的角度來(lái)看，SOI襯底與大多數(shù)制造工藝兼容。的確，基于SOI的工藝可以在現(xiàn)有工廠沒有專用設(shè)備或未大幅更新設(shè)備的情況下來(lái)實(shí)現(xiàn)。盡管現(xiàn)有的用于形成基于SOI工藝的器件和方法通常已經(jīng)可以達(dá)到期望的目的，但是不能在所有方面完全符合要求。

【發(fā)明內(nèi)容】

[0005]為解決上述問(wèn)題，本發(fā)明提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括:襯底，所述襯底具有器件區(qū)和邊緣區(qū)；硅層，形成在所述襯底上；晶體管，形成在所述硅層上，所述晶體管形成在所述襯底的器件區(qū)處；以及金屬環(huán)，形成在所述硅層中，所述金屬環(huán)形成在所述襯底的邊緣區(qū)處，且所述金屬環(huán)環(huán)繞所述晶體管。
[0006]該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括:形成在所述晶體管和所述金屬環(huán)上的互連結(jié)構(gòu)。
[0007]該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括:形成在所述襯底和所述硅層之間的氧化物層，其中，所述金屬環(huán)形成在所述氧化物層中。
[0008]該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括:形成在所述氧化物層上的介電層，其中，所述晶體管形成在所述介電層中。
[0009]其中，穿過(guò)所述介電層形成所述金屬環(huán)。
[0010]其中，所述金屬環(huán)具有連續(xù)的結(jié)構(gòu)或非連續(xù)的結(jié)構(gòu)。
[0011]其中，所述金屬環(huán)包括鎢(W)、鎢合金、銅(Cu)、銅合金、鋁(Al)、鋁合金或鋁銅合金(AlCu)。
[0012]其中，所述金屬環(huán)具有的寬度在約0.Ιμ??到約Ιμ??的范圍內(nèi)。
[0013]該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括:形成在所述襯底的器件區(qū)處的接觸結(jié)構(gòu)，其中，所述接觸結(jié)構(gòu)電連接至所述晶體管。
[0014]其中，所述接觸結(jié)構(gòu)和所述金屬環(huán)由相同的材料制成。
[0015]此外，還提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括:絕緣體上硅(SOI)襯底；硅層，形成在所述SOI襯底上；晶體管，形成在所述硅層上；層間介電(ILD)層，形成在所述晶體管和所述硅層上；以及金屬環(huán)，形成在所述襯底上且穿過(guò)所述ILD層和所述硅層，其中，所述金屬環(huán)環(huán)繞所述晶體管且配置為釋放在所述SOI襯底中積累的電荷。
[0016]其中，所述金屬環(huán)包括鎢(W)、鎢合金、銅(Cu)、銅合金、鋁(Al)、鋁合金或鋁銅合金(AlCu)。
[0017]該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括:形成在所述ILD層中的接觸結(jié)構(gòu)，其中，所述接觸結(jié)構(gòu)電連接至所述晶體管。
[0018]其中，所述接觸結(jié)構(gòu)的頂面與所述金屬環(huán)的頂面基本齊平。
[0019]此外，還提供了一種形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括:提供襯底，其中，所述襯底具有器件區(qū)和邊緣區(qū)；在所述襯底上形成硅層；在所述硅層上以及所述器件區(qū)處形成晶體管；在所述晶體管上以及所述硅層上形成介電層；
[0020]在所述介電層中以及所述器件區(qū)處形成接觸結(jié)構(gòu)，其中，所述接觸結(jié)構(gòu)電連接至所述晶體管；以及
[0021]在所述邊緣區(qū)處形成穿過(guò)所述介電層和所述硅層的金屬環(huán)，其中，所述金屬環(huán)環(huán)繞所述晶體管。
[0022]其中，形成穿過(guò)所述介電層和所述硅層的所述金屬環(huán)包括:蝕刻所述介電層和所述硅層的一部分以形成溝槽；以及將導(dǎo)電材料填充到所述溝槽中以形成所述金屬環(huán)。
[0023]該方法進(jìn)一步包括:實(shí)施平坦化工藝以去除所述導(dǎo)電材料的一部分，使得所述金屬環(huán)的頂面與所述介電層的頂面齊平。
[0024]其中，所述接觸結(jié)構(gòu)和所述金屬環(huán)同時(shí)形成。
[0025]該方法進(jìn)一步包括:形成介于所述襯底和所述硅層之間的氧化物層。
[0026]其中，形成所述金屬環(huán)包括:形成連續(xù)的金屬環(huán)或非連續(xù)的金屬環(huán)，其中，所述非連續(xù)的金屬環(huán)被布置為陣列。
【附圖說(shuō)明】
[0027]為了更全面地理解說(shuō)明的實(shí)施例及其優(yōu)勢(shì)，現(xiàn)將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:
[0028]圖1是根據(jù)本發(fā)明的一些實(shí)施例示出了半導(dǎo)體器件結(jié)構(gòu)的俯視圖。
[0029]圖2A至圖2F是根據(jù)本發(fā)明的一些實(shí)施例示出了形成半導(dǎo)體器件結(jié)構(gòu)的各個(gè)階段的截面圖。
[0030]圖3A和圖3B是根據(jù)本發(fā)明的一些實(shí)施例示出了金屬環(huán)的俯視圖。
【具體實(shí)施方式】
[0031]下面，詳細(xì)討論本發(fā)明各實(shí)施例的制造和使用。然而，應(yīng)該理解，各個(gè)實(shí)施例可以用于許多具體環(huán)境中。所討論的具體實(shí)施例僅用于示出的目的，而不用于限制本發(fā)明的范圍。
[0032]應(yīng)該理解，以下公開內(nèi)容提供了許多用于實(shí)施所公開的不同特征的不同實(shí)施例或?qū)嵗Ｒ韵旅枋鼋M件和配置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這僅僅是實(shí)例，并不是用于限制本發(fā)明。而且，在以下描述中，在第二工藝之前實(shí)施第一工藝可以包括在第一工藝之后立即實(shí)施第二工藝的實(shí)施例，還可以包括在第一和第二工藝之間實(shí)施額外的工藝的實(shí)施例。為了簡(jiǎn)化和清晰的目的，各個(gè)部件可以以不同比例任意繪制。此外，在描述中，第一部件形成在第二部件上方或者上可以包括以直接接觸或間接接觸的方式形成第一部件和第二部件的實(shí)施例。
[0033]描述了實(shí)施例的一些變型。貫穿各個(gè)視圖和示出的實(shí)施例，相同的參考標(biāo)號(hào)用來(lái)表示相同的元件。應(yīng)當(dāng)理解，可以在該方法之前、期間和之后提供額外的操作，且對(duì)于該方法的其它實(shí)施例可以替換或刪除所描述的一些操作。
[0034]提供了形成半導(dǎo)體器件結(jié)構(gòu)的實(shí)施例。圖1根據(jù)本發(fā)明的一些實(shí)施例示出了半導(dǎo)體器件結(jié)構(gòu)10的頂視圖。然而，應(yīng)該注意，為了清楚的更好的理解本發(fā)明的發(fā)明概念，圖1已經(jīng)進(jìn)行了簡(jiǎn)化。可以對(duì)半導(dǎo)體器件結(jié)構(gòu)10增加額外的部件，且可以替換或去除以下的一些部件。
[0035]參考圖1，提供了襯底102。襯底102是硅或含硅材料。襯底102是高阻(高R)襯底。在一些實(shí)施例中，襯底102具有范圍從約750歐-厘米到1000歐-厘米的電阻。襯底102具有器件區(qū)12和邊緣區(qū)14。邊緣區(qū)14環(huán)繞器件區(qū)12。
[0036]器件區(qū)12可以具有各個(gè)器件元件。器件元件的實(shí)例可以包括，但不限于:晶體管、二極管和/或其他應(yīng)用元件。晶體管的實(shí)例可以包括，但不限于:金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、高壓晶體管、高頻晶體管、P溝道和/或η溝道場(chǎng)效應(yīng)晶體管(PFET/NFET)等。實(shí)施各種工藝(諸如沉積、蝕刻、注入、光刻、退火和/或其他可應(yīng)用的工藝)以形成器件元件。在一些實(shí)施例中，在前道工序(FEOL)工藝中，在襯底102中形成器件區(qū)12。
[0037]圖2Α至圖2F根據(jù)本發(fā)明的一些實(shí)施例示出了形成半導(dǎo)體器件結(jié)構(gòu)10的各個(gè)階段的截面表示。
[0038]參考圖2Α，在襯底102上形成氧化物層1