具有低電流單元的3d非易失性存儲(chǔ)器及方法
【技術(shù)領(lǐng)域】
[0001]并申請(qǐng)的主題是可再編程非易失性存儲(chǔ)器單元陣列的結(jié)構(gòu)、使用和制造，更具體地，是在半導(dǎo)體基板上(on)和上方(above)形成的存儲(chǔ)器存儲(chǔ)元件的三維陣列。
【背景技術(shù)】
[0002]利用快閃存儲(chǔ)器的可再編程非易失性大容量數(shù)據(jù)存儲(chǔ)系統(tǒng)的使用被廣泛用于存儲(chǔ)計(jì)算機(jī)文件的數(shù)據(jù)、相機(jī)圖片、以及由其他類(lèi)型的主機(jī)產(chǎn)生的和/或使用的數(shù)據(jù)。流行形式的快閃存儲(chǔ)器是經(jīng)由連接器可移除地連接到主機(jī)的卡。存在許多不同的商業(yè)上可獲得的快閃存儲(chǔ)卡，示例是以商標(biāo)緊湊快閃(CF)、多媒體卡(MMC)、安全數(shù)字60)、迷你50、微50、記憶棒、記憶棒Micro、xD圖片卡、智能媒體和TransFlash銷(xiāo)售的那些。這些卡根據(jù)其規(guī)范具有唯一的機(jī)械插頭和/或電接口，并且插入到作為主機(jī)的一部分而提供的或者與主機(jī)連接的匹配的插座。
[0003]廣泛使用的另一形式的快閃存儲(chǔ)器系統(tǒng)是快閃驅(qū)動(dòng)器，其是具有通用串行總線(USB)插頭的小的細(xì)長(zhǎng)包裝的手持存儲(chǔ)器系統(tǒng)，該USB插頭用于通過(guò)將其插入到主機(jī)的USB插座中而與主機(jī)連接。本申請(qǐng)的受讓人桑迪士克公司銷(xiāo)售以其Cruzer、Ultra和ExtremeContour商標(biāo)的快閃驅(qū)動(dòng)器。在另一形式的快閃存儲(chǔ)器系統(tǒng)中，大量的存儲(chǔ)器永久地安裝在主機(jī)系統(tǒng)內(nèi)，比如安裝在筆記本計(jì)算機(jī)中，代替通常的盤(pán)驅(qū)動(dòng)器大容量數(shù)據(jù)存儲(chǔ)系統(tǒng)。這三種形式的大容量數(shù)據(jù)存儲(chǔ)系統(tǒng)的每一種通常包括相同類(lèi)型的快閃存儲(chǔ)器陣列。它們每個(gè)通常還包含其自己的存儲(chǔ)器控制器和驅(qū)動(dòng)器，但是也具有一些而是至少部分地由存儲(chǔ)器連接到的主機(jī)控制的存儲(chǔ)器唯一的系統(tǒng)。快閃存儲(chǔ)器通常形成在一個(gè)或多個(gè)集成電路芯片上，并且控制器通常形成在另一電路芯片上。但是在包括控制器的一些存儲(chǔ)器系統(tǒng)中，尤其是嵌入在主機(jī)內(nèi)的那些存儲(chǔ)器系統(tǒng)中，存儲(chǔ)器、控制器和驅(qū)動(dòng)器通常形成在單個(gè)集成電路芯片中。
[0004]存在兩種在主機(jī)和快閃存儲(chǔ)器系統(tǒng)之間傳送數(shù)據(jù)的主要技術(shù)。在其之一中，由系統(tǒng)產(chǎn)生或者接收的數(shù)據(jù)文件的地址被映射到對(duì)該系統(tǒng)而建立的離散范圍的連續(xù)邏輯地址空間內(nèi)。地址空間的廣度通常足以覆蓋系統(tǒng)能夠應(yīng)對(duì)的全部地址范圍。作為一個(gè)例子，磁盤(pán)存儲(chǔ)驅(qū)動(dòng)器通過(guò)這樣的邏輯地址空間與計(jì)算機(jī)或者其他主機(jī)系統(tǒng)通信。主機(jī)系統(tǒng)通過(guò)文件分配表(FAT)記錄分配給其文件的邏輯地址，并且存儲(chǔ)器系統(tǒng)維持那些邏輯地址到數(shù)據(jù)被存儲(chǔ)到的物理存儲(chǔ)器地址的映射。商業(yè)上可獲得的大多數(shù)存儲(chǔ)卡和快閃驅(qū)動(dòng)器利用此類(lèi)型的接口因?yàn)槠浞抡嬷鳈C(jī)通常已經(jīng)接口到的磁盤(pán)驅(qū)動(dòng)器的接口。
[0005]在該兩種技術(shù)的第二種中，由電子系統(tǒng)產(chǎn)生的數(shù)據(jù)文件被唯一地識(shí)別，并且其數(shù)據(jù)通過(guò)在該文件內(nèi)的偏移而被邏輯尋址。這些文件標(biāo)識(shí)符然后在存儲(chǔ)器系統(tǒng)內(nèi)被直接映射到物理存儲(chǔ)器位置。在別處、比如在專(zhuān)利申請(qǐng)公開(kāi)n0.US2006/0184720A1中描述和對(duì)比了這兩種類(lèi)型的主機(jī)/存儲(chǔ)器系統(tǒng)接口。
[0006]快閃存儲(chǔ)器系統(tǒng)通常利用具有存儲(chǔ)器單元的陣列的集成電路，這些存儲(chǔ)器單元各自根據(jù)存儲(chǔ)在其中的數(shù)據(jù)而存儲(chǔ)控制存儲(chǔ)器單元的閾值電平的電荷。導(dǎo)電的浮置柵極最通常被提供為存儲(chǔ)器單元的一部分以存儲(chǔ)電荷，但是替換地使用節(jié)點(diǎn)電荷俘獲材料。對(duì)于用于大存儲(chǔ)容量的存儲(chǔ)系統(tǒng)使用的存儲(chǔ)器單元陣列，NAND架構(gòu)通常是優(yōu)選的。對(duì)于小容量存儲(chǔ)器通常替代地使用諸如NOR的其他架構(gòu)。NAND快閃陣列的示例及其作為存儲(chǔ)器系統(tǒng)的部分的操作可以通過(guò)參考美國(guó)專(zhuān)利n0.5，570，315,5, 774，397,6, 046，935,6, 373，746、6，456，528、6，522，580、6，643，188、6，771，536、6，781，877 和 7，342，279 而得到。
[0007]近些年，在存儲(chǔ)器單元陣列中存儲(chǔ)的每位數(shù)據(jù)所需的集成電路面積量已經(jīng)顯著減小，并且目標(biāo)讓然時(shí)將其進(jìn)一步減小。因此，快閃存儲(chǔ)器系統(tǒng)的成本和尺寸正在降低。NAND陣列架構(gòu)的使用有助于此，但是也已經(jīng)采用其他方式來(lái)降低存儲(chǔ)器單元陣列的尺寸。這些其他方式之一是在半導(dǎo)體基板上在不同的平面中一個(gè)在另一個(gè)之上地形成多個(gè)二維存儲(chǔ)器單元陣列，而不是更常見(jiàn)的單個(gè)陣列。在美國(guó)專(zhuān)利n0.7，023，739和7，177，191中給出了具有多個(gè)堆疊的NAND快閃存儲(chǔ)器單元陣列的集成電路的示例。
[0008]另一類(lèi)型的可再編程非易失性存儲(chǔ)器單元使用可以被置位到導(dǎo)電或者不導(dǎo)電狀態(tài)(或者替換地，分別是低或高電阻狀態(tài))、并且一些另外被置位到部分導(dǎo)電狀態(tài)并且保持在該狀態(tài)直到隨后被復(fù)位到初始條件的可變電阻存儲(chǔ)器元件?？勺冸娮柙髯赃B接在兩個(gè)正交延伸的導(dǎo)體(通常是位線(bitline，BL)和字線(wordline，WL))之間，在那里他們?cè)诙S陣列中彼此交叉。這樣的元件的狀態(tài)通常通過(guò)被放置在相交的導(dǎo)體上的恰當(dāng)?shù)碾妷憾淖?。因?yàn)檫@些電壓還需要施加到大量的其他未選擇的電阻元件，因?yàn)樵谒x元件的狀態(tài)在被編程或者讀取時(shí)他們沿著相同的導(dǎo)體而連接，所以二極管與可變電阻元件共同串聯(lián)連接以便降低可以流經(jīng)它們的漏電流。期望并行地對(duì)大量存儲(chǔ)器單元進(jìn)行數(shù)據(jù)讀取和編程操作導(dǎo)致讀取或編程電壓被施加到非常大量的其他存儲(chǔ)器單元。在專(zhuān)利申請(qǐng)公開(kāi)n0.2009/0001344A1中給出了可變電阻存儲(chǔ)器元件及相關(guān)聯(lián)的二極管的陣列的示例。

【發(fā)明內(nèi)容】

[0009]根據(jù)本發(fā)明的一般背景，為非易失性存儲(chǔ)器提供了一種讀/寫(xiě)(R/W)存儲(chǔ)器元件的3D陣列，其可由在z方向上的局部位線或者位線柱的陣列以及在與z方向正交的x-y平面中的多個(gè)層中的字線的x-y-z框架訪問(wèn)。在y方向上的全局位線的X-陣列可切換地(switchably)親合到沿著y方向的局部位線柱中的各個(gè)局部位線柱。這通過(guò)在各個(gè)局部位線柱的每個(gè)與全局位線之間的選擇晶體管而實(shí)現(xiàn)。每個(gè)選擇晶體管是被形成為垂直結(jié)構(gòu)的柱選擇器件，在局部位線柱和全局位線之間切換。
[0010]根據(jù)本發(fā)明的一個(gè)方面，為非易失性存儲(chǔ)器提供了作為存儲(chǔ)器單元的讀/寫(xiě)(R/W)存儲(chǔ)器元件的3D陣列。每個(gè)R/W存儲(chǔ)器元件可以被置位(或置位(set))或復(fù)位到兩個(gè)電阻狀態(tài)的至少一個(gè)。通過(guò)檢測(cè)從這些電阻狀態(tài)之一得到的相應(yīng)電流來(lái)讀取R/W存儲(chǔ)器單元。優(yōu)選以低電流和高電阻狀態(tài)而操作。這些電阻狀態(tài)的電阻還依賴(lài)于R/W元件的尺寸。因?yàn)槊總€(gè)R/W被形成在字線和位線之間的交叉點(diǎn)處，所以該尺寸通過(guò)工藝技術(shù)來(lái)預(yù)確定。本發(fā)明的此方面提供了用于調(diào)整R/W存儲(chǔ)器元件的電阻的另一自由度。這通過(guò)提供以包圍氧化物核心的殼形式的R/W存儲(chǔ)器元件而實(shí)現(xiàn)。該殼的厚度而不是其與字線和位線接觸的表面積控制了導(dǎo)電截面以及因此控制了電阻。通過(guò)調(diào)整殼的厚度，不依賴(lài)于電極與字線或者位線的接觸面積，每個(gè)R/W元件可以以增加很多的電阻以及因此的降低很多的電流而操作。
[0011]具體地，在垂直方向上朝向的(oriented)位線服務(wù)于多層的2D陣列。每層是具有在水平或者橫向方向上的字線的R/W元件的2D陣列。每個(gè)R/W元件是以在垂直方向上延伸的矩形管(tube)的形式。因此，R/W元件是具有矩形截面并且沿著z軸延伸穿過(guò)多個(gè)層的殼。在一對(duì)字線和位線之間的每個(gè)交叉點(diǎn)處，該矩形管的第一側(cè)面(side)用作與位線接觸的第一電極，并且該矩形管的第二側(cè)面用作與字線接觸的第二電極。
[0012]在第一實(shí)施例中，該殼結(jié)構(gòu)R/W元件被形成在沿著X軸的每個(gè)垂直局部位線之間。
[0013]在第二實(shí)施例中，該殼結(jié)構(gòu)R/W元件被形成在沿著X軸的每隔一個(gè)垂直局部位線之間。實(shí)質(zhì)上，一頁(yè)垂直局部位線被形成在X軸上在兩條字線之間但是彼此被氧化物間隔層隔離。該殼結(jié)構(gòu)R/W元件以在局部位線與代替另一局部位線的虛(du_y)氧化物塊之間形成的在z軸上的矩形管的形式。因此，每個(gè)殼結(jié)構(gòu)R/W元件用第一側(cè)面與局部位線接觸。而且，跨過(guò)y軸的每對(duì)字線中間夾著殼結(jié)構(gòu)R/W元件，并且與該殼結(jié)構(gòu)R/W元件的第二兩個(gè)相對(duì)側(cè)面接觸。將看出，當(dāng)在每對(duì)交叉的位線和字線之間形成電路時(shí)，與第一實(shí)施例中的兩個(gè)導(dǎo)電路徑相比，存在一個(gè)導(dǎo)電路徑。在此替換實(shí)施例中的單元面積是字線的厚度乘以R/W元件殼厚度。
[0014]低電流R/W元件可應(yīng)用于具有垂直局部位線以及水平地形成的有源R/W存儲(chǔ)器元件的3D存儲(chǔ)器結(jié)構(gòu)。關(guān)于x-y-z坐標(biāo)系來(lái)定義3D存儲(chǔ)器結(jié)構(gòu)。局部位線(LBL)處于z方向上，字線(WL)處于X方向上。
[0015]根據(jù)形成具有低電流R/W元件的多平面存儲(chǔ)器的板(slab)的第一方法，其中每個(gè)低電流R/W元件具有殼結(jié)構(gòu)，首先在垂直切換層之上形成交替的字線和氧化物層。在板中切開(kāi)溝槽以暴露在垂直開(kāi)關(guān)層中的垂直開(kāi)關(guān)的2D陣列。氧化物間隔層被沉積到溝槽中，并且其部分被蝕刻掉以暴露溝槽中的各個(gè)垂直開(kāi)關(guān)。然后用諸如多晶硅的位線材料填充溝槽。在通過(guò)去除在各個(gè)位線柱處的多晶硅而形成隔離凹陷(pit)之后在各個(gè)垂直開(kāi)關(guān)處隔離各個(gè)位線柱。然后在隔離凹陷中沉積R/W材料的層以形成殼結(jié)構(gòu)。然后用氧化物填充該殼以提供結(jié)構(gòu)完整性。
[0016]根據(jù)形成具有低電流R/W元件的多平面存儲(chǔ)器的板的第二方法，其中每個(gè)低電流R/W元件具有殼結(jié)構(gòu)，首先在垂直切換層之上形成交替的字線和氧化物層。在板中切開(kāi)溝槽以暴露在垂直開(kāi)關(guān)層中的垂直開(kāi)關(guān)的2D陣列。然后首先用氧化物填充溝槽并且蝕刻掉其部分，在每個(gè)溝槽中留下用于位線柱以及在每隔一個(gè)位線柱之間的隔離凹陷的空間。然后將氧化物間隔層沉積到該空間中，并且蝕刻掉其部分以暴露溝槽中的各個(gè)垂直開(kāi)關(guān)。然后用諸如多晶硅的位線材料填充該空間。在通過(guò)去除在各個(gè)位線柱處的多晶硅而形成隔離凹陷之后在各個(gè)垂直開(kāi)關(guān)處隔離各個(gè)位線柱。然后在隔離凹陷中沉積R/W材料的層以形成殼結(jié)構(gòu)。然后用氧化物填充該殼以提供結(jié)構(gòu)完整性。
[0017]創(chuàng)新的三維可變電阻元件存儲(chǔ)器系統(tǒng)的各個(gè)方面、優(yōu)點(diǎn)、特征和細(xì)節(jié)被包括在接下來(lái)的其示例實(shí)施例的描述中，該描述應(yīng)該結(jié)合附圖來(lái)考慮。
[0018]在此引用的所有專(zhuān)利、專(zhuān)利申請(qǐng)、論文、其他出版物、文獻(xiàn)和事物為了所有目的通過(guò)全部引用被合并于此。至于在任何所并入的出版物、文獻(xiàn)或事物與本申請(qǐng)之間在術(shù)語(yǔ)的定義或使用上的任何不一致或者矛盾之處，應(yīng)以本申請(qǐng)的定義或使用為準(zhǔn)。
【附圖說(shuō)明】
[0019]圖1示意性例示以三維存儲(chǔ)器的一部分的等效電路的形式的三維存儲(chǔ)器的架構(gòu)。
[0020]圖2是可以使用圖1的三維存儲(chǔ)器的例示性存儲(chǔ)器系統(tǒng)的框圖。
[0021]圖3提供了圖1的三維陣列的兩個(gè)平面和基板以及一些添加的結(jié)構(gòu)的平面視圖。
[0022]圖4是被標(biāo)注以示出在其中編程數(shù)據(jù)的影響的圖3的平面之一的一部分的放大圖。
[0023]圖5是被標(biāo)注以示出在其中編程數(shù)據(jù)的影響的圖3的平面之一的一部分的放大圖。
[0024]圖6例示示例的存儲(chǔ)器存儲(chǔ)元件。
[0025]圖7例示跨過(guò)圖1和圖3中所示的3D存儲(chǔ)器的多個(gè)平面的讀取偏置電壓和電流泄漏。
[0026]圖8示意性例示單側(cè)字線架構(gòu)。
[0027]圖9例示具有單側(cè)字線架構(gòu)的3D陣列的一個(gè)平面和基板。
[0028]圖10例示圖8和圖9中的單側(cè)字線架構(gòu)3D陣列中的漏電流的消除。
[0029]圖11A例示局部位線LBLn經(jīng)由具有長(zhǎng)度yl的一段全局位線GBL i耦合到感測(cè)放大器。
[0030]圖11B例示局部位線LBL13經(jīng)由具有長(zhǎng)度y2的一段全局位線GBL i耦合到感測(cè)放大器。
[0031]圖12例示沿著在字線驅(qū)動(dòng)器和感測(cè)放大器之間的所選單元Μ的電路路徑的電阻。
[0032]圖13例示保持固定到基準(zhǔn)電壓的位線電壓的位線控制電路。
[0033]圖14是具有階梯字線的結(jié)構(gòu)的3D陣列的一部分的等尺度(isometric)視圖。
[0034]圖15例示根據(jù)其中在位線之間制造到下一存儲(chǔ)器層的字線臺(tái)階(step)的實(shí)施例的沿著y方向的3D陣列的截面圖。
[0035]圖16例示根據(jù)其中盡可能密集地堆疊各種交錯(cuò)的字線臺(tái)階的實(shí)施例的沿著y方向的3D陣列的截面圖。
[0036]圖17從上到下例示用于制造具有階梯字線的3D陣列的一系列工藝步驟。
[0037]圖18例示被形成為在存儲(chǔ)器層的3D陣列之上(on top of)的垂直結(jié)構(gòu)的字線驅(qū)動(dòng)器。
[0038]圖19A是被投影到x-z平面上的高效(efficient) 3D陣列的截面圖的示意性例不ο
[0039]圖19Β例示圖19Α中示意性例示的高效3D陣列的器件結(jié)構(gòu)。
[0040]圖20是根據(jù)另一實(shí)施例的被投影在x-z平面上的高效3D陣列的截面圖的示意性例示。
[0041]圖21是圖19中所示的高效3D陣列的一部分的等尺度視圖。
[0042]圖22Α例示用于制造圖19中所示的高效3D陣列的一系列工藝步驟之一，包括其中掩模層被鋪設(shè)在字線層上以使能在字線層中蝕刻溝槽。
[0043]圖22Β例示用于制造圖19中所示的高效3D陣列的一系列工藝步驟之一，包括其中在字線層中蝕刻溝槽。
[0044]圖22C例示用于制造圖19中所示的高效3D陣列的一系列工藝步驟之一，包括其中在字線層之上沉積氧化物層隨后沉積掩模層。
[0045]圖22D例示用于制造圖19中所示的高效3D陣列的一系列工藝步驟之一，包括其中在氧化物層中蝕刻溝槽。
[0046]圖22E例示用于制造圖19中所示的高效3D陣列的一系列工藝步驟之一，包括其中在氧化物層之上形成第二字線層并且使得通過(guò)氧化物層中的溝槽與較低字線層連接。
[0047]圖22F例示用于制造圖19中所示的高效3D陣列的一系列工藝步驟之一，包括其中在第二字線層中蝕刻溝槽。
[0048]圖22G例示用于制造圖19中所示的高效3D陣列的一系列工藝步驟之一，包括其中對(duì)于下一氧化物層和掩模層重復(fù)如在圖22C中所示的工藝本身以建立字線的階梯結(jié)構(gòu)。
[0049]圖22H例示用于制造圖19中所示的高效3D陣列的一系列工藝步驟之一，包括其中重復(fù)圖22D所示的在氧化物層中蝕刻溝槽的工藝本身以便逐漸建立字線的階梯結(jié)構(gòu)。
[0050]圖23例示用于置位或者復(fù)位R/W元件的偏壓條件。
[0051]圖24A是例示對(duì)于高容量局部位線開(kāi)關(guān)的架構(gòu)的透視圖。
[0052]圖24B例示高容量局部位線開(kāi)關(guān)的另一實(shí)施例。
[0053]圖25例示沿著線z-z的圖24A所示的開(kāi)關(guān)的截面圖。
[0054]圖26例示沿著全局位線并且垂直于字線從y方向的截面視圖中的示例3D存儲(chǔ)器器件的整體方案中的垂直選擇器件。
[0055]圖27是對(duì)于圖21所示的3D架構(gòu)的在選擇層2中的垂直開(kāi)關(guān)的截面的χ-y平面中的示意圖。
[0056]圖28例示垂直開(kāi)關(guān)層2的形成的工藝、包括在存儲(chǔ)器層之上沉積N+多晶層然后沉積P_多晶層然后沉積N+多晶層。
[0057]圖29A是在存儲(chǔ)器層之上的垂直開(kāi)關(guān)層2的透視圖并且例示了從NPN板形成各個(gè)溝道柱的工藝。
[0058]圖29B是在已經(jīng)形成各個(gè)溝道柱之后圖29A的頂視圖。
[0059]圖30A是例示在溝道柱之上沉積柵極氧化層的沿著X-軸的截面圖。
[0060]圖30B是沿著圖30A的y-軸的截面圖。
[0061]圖31A是例示在柵極氧化層之上沉積柵極材料層的沿著X-軸的截面圖。
[0062]圖31B是示出用柵極材料填充在相鄰對(duì)的絕緣溝道柱之間的間隔的沿圖31A的y軸的截面圖。
[0063]圖32A是進(jìn)一步例示柵極材料層的蝕回(etch back)的沿x軸的截面圖。
[0064]圖32B是沿著圖32A的y軸的截面圖。
[0065]圖33A是例示沉積氧化物以填充任何凹陷和間隙以完成垂直開(kāi)關(guān)層2的工藝的沿X軸的截面圖。
[0066]圖33B是具有由沿著X軸的選擇柵極線控制的TFT的陣列的完成的垂直開(kāi)關(guān)層2的沿著圖33A的y軸的截面圖。
[0067]圖34A是例示在頂部金屬層中形成全局位線GBL的工藝的沿著x軸的截面圖。
[0068]圖34B是沿著圖34A的y軸的截面圖。
[0069]圖35是例示填充金屬線之間的間隙的工藝的沿著X軸的截面圖。
[0070]圖36A是例示在字線和位線之間的交叉處形成的先前的R/W元件的平面圖。
[0071]圖36B是圖36A中所示的先前的R/W元件的正視圖。
[0072]圖37A是例示在字線和位線之間的交叉處形成的殼結(jié)構(gòu)R/W元件的平面圖。
[0073]圖37B是圖37A中所示的先前的R/W元件的正視圖。
[0074]圖38是根據(jù)第一實(shí)施例的具有殼結(jié)構(gòu)R/W元件的集成電路結(jié)構(gòu)的頂部平面圖，其中殼結(jié)構(gòu)R/W元件被形成在沿著X軸的每個(gè)LBL之間。
[0075]圖39A例示在切換層1中的VTFT的陣列之上的存儲(chǔ)器層的多個(gè)2D層的板中切開(kāi)溝槽的工藝的在X方向上的截面圖。
[0076]圖39B是例示與在板以下的垂直開(kāi)關(guān)層中的柱開(kāi)關(guān)(VTFT)對(duì)齊的板中切開(kāi)溝槽的在z方向上的截面圖。
[0077]圖40是例示在溝槽上沉積氧化間隔物層的工藝的在X方向上的截面圖。
[0078]圖41A是例示從溝槽的底部以及板的頂部蝕刻氧化物的工藝的在X方向上的截面圖。
[0079]圖41B是在圖40A中所示的結(jié)構(gòu)的z方向的頂部平面圖。
[0080]圖42A是例示用N+多晶(N+poly)填充溝槽以形成垂直局部位線LBL的粗略結(jié)構(gòu)(gross structure)的工藝的在x方向上的截面圖。
[0081]圖42B是在圖42A中所示的結(jié)構(gòu)的z方向的頂部平面圖。
[0082]圖43A是例示通過(guò)使用位線掩模來(lái)RIE蝕刻掉不在VTFT之上的N+多晶和氧化物的部分以創(chuàng)建隔離凹陷的工藝的在X方向上的截面圖。
[0083]圖43B是在圖43A所示的結(jié)構(gòu)的z方向上的頂部平面圖。
[0084]圖44是例示在隔離凹陷中沉積預(yù)定厚度的R/W材料層的工藝的在X方向上的截面圖。
[0085]圖45A是例示從隔離凹陷的底部蝕刻R/W材料以創(chuàng)建殼結(jié)構(gòu)R/W元件的工藝的在z方向上的頂部平面圖。
[0086]圖45B是跨過(guò)圖45A所示的部分45B的結(jié)構(gòu)的x方向上的截面圖。
[0087]圖46A是例示在隔離凹陷中用氧化物核心(oxide core)填充殼結(jié)構(gòu)R/W元件的工藝的在z方向上的頂部平面圖。
[0088]圖46B是跨過(guò)圖46A所示的部分46B的結(jié)構(gòu)的x方向上的截面圖。
[0089]圖46C是跨過(guò)圖46A所示的部分46C的結(jié)構(gòu)的x方向上的截面圖。
[0090]圖47是根據(jù)第二實(shí)施例的具有殼結(jié)構(gòu)R/W元件的集成電路結(jié)構(gòu)的頂部平面圖，其中殼結(jié)構(gòu)R/W元件被形成在沿著X軸的每隔一個(gè)LBL之間。
[0091]圖48A是例示在切換層1中的VTFT的陣列之上的存儲(chǔ)器層的多個(gè)2D層的板中切開(kāi)溝槽的工藝的在X方向上的截面圖。
[0092]圖48B是例示在板中切開(kāi)溝槽的z方向上的頂部平面圖，該板與在該板以下的垂直開(kāi)關(guān)層中的柱開(kāi)關(guān)(VTFT)對(duì)齊。