一種源漏外延工藝的監(jiān)測方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，特別涉及一種源漏外延工藝的監(jiān)測方法。
【背景技術】
[0002]隨著集成電路技術的不斷發(fā)展，對器件的性能也提出了更高的要求。目前，除了高k/金屬柵工程的應用外，在45納米技術節(jié)點上還引入了源漏應力工程，來進一步提高載流子的遷移率。
[0003]源漏應力工程，即源漏溝槽工藝，其主要工藝步驟包括:在形成柵極結(jié)構110之后，通過光刻將需要進行源漏應變調(diào)節(jié)的位置暴露出來，可以通過干法刻蝕或濕法腐蝕技術，形成溝槽120，通常晶體硅的襯底中形成的為SigMa形狀的硅溝槽120，如圖1所示，該硅溝槽形狀是由于濕法化學腐蝕對硅(100)和(111)選擇性腐蝕造成的；而后，通過選擇性外延技術，對于PM0S，在硅溝槽中進行選擇性SiGe的源漏區(qū)130的外延生長，由于Ge原子半徑大于硅，因此外延的SiGe將對PM0S溝到產(chǎn)生壓應力作用，從而提升PM0S的空穴遷移率；對于NM0S，在硅溝槽中進行選擇性SiC的源漏區(qū)130的外延生長，以提高NM0S電子遷移率，如圖2所7JK。
[0004]在濕法化學腐蝕出硅槽后，通過外延形成應力作用的源漏區(qū)，如SiGe或SiC，由于此時柵極已經(jīng)形成，不能采用CMP工藝進行平坦化，對于不同的設計，外延形成的源漏區(qū)有的與襯底持平，有的高于襯底，即提升源漏，而對于源漏區(qū)厚度的均勻性無法通過平坦化工藝來實現(xiàn)，這就需要對源漏的外延工藝進行有效的監(jiān)控。
[0005]為此，需要提出直觀的且適用于量產(chǎn)的快速監(jiān)測方法，以判斷源漏外延工藝是否達到工藝要求。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的旨在至少解決上述技術缺陷之一，提供一種源漏外延工藝的監(jiān)測方法，適用于量產(chǎn)監(jiān)測，快速有效。
[0007]為此，本發(fā)明提供了如下技術方案:
[0008]一種源漏外延工藝的監(jiān)測方法，包括:
[0009]提供外延形成源漏區(qū)后的襯底的質(zhì)量目標值以及其容差范圍；
[0010]提供襯底，在襯底上形成源漏溝槽，并在源漏溝槽中外延形成源漏區(qū)；
[0011]獲得外延形成源漏區(qū)后的襯底的質(zhì)量；
[0012]判斷該質(zhì)量是否在質(zhì)量目標值的容差范圍內(nèi)。
[0013]可選的，提供質(zhì)量目標值的步驟具體為:測量特定產(chǎn)品的襯底在外延形成源漏區(qū)后的質(zhì)量，通過掃描電子顯微鏡分析該襯底的厚度和/或晶體結(jié)構，確定該襯底的質(zhì)量為質(zhì)量目標值。
[0014]可選的，提供質(zhì)量容差值的步驟具體為:測量該特定產(chǎn)品的其他多批次襯底在外延形成源漏區(qū)后的質(zhì)量，得到外延形成源漏區(qū)后的質(zhì)量變化數(shù)據(jù)，以確定容差范圍。
[0015]此外，本發(fā)明還提供了一種源漏外延工藝的監(jiān)測方法，包括:
[0016]提供外延形成源漏區(qū)前、后的質(zhì)量差目標值以及其容差范圍；
[0017]提供襯底，在襯底上形成源漏溝槽，獲得該襯底的第一質(zhì)量；
[0018]在該源漏溝槽中外延形成源漏區(qū)，獲得該襯底的第二質(zhì)量；
[0019]判斷第二質(zhì)量與第一質(zhì)量的質(zhì)量差是否在質(zhì)量差目標值的容差范圍內(nèi)。
[0020]可選的，提供質(zhì)量差目標值的步驟具體為:測量特定產(chǎn)品的襯底在外延形成源漏區(qū)前、后的質(zhì)量，通過掃描電子顯微鏡分析該襯底的厚度和/或晶體結(jié)構，確定該襯底在外延形成源漏區(qū)前、后質(zhì)量差為質(zhì)量差目標值。
[0021]可選的，提供質(zhì)量差容差值的步驟具體為:測量該特定產(chǎn)品的其他多批次襯底在在外延形成源漏區(qū)前、后的質(zhì)量，得到外延形成源漏區(qū)前、后的質(zhì)量差變化數(shù)據(jù)，以確定容差范圍。
[0022]本發(fā)明實施例提供的源漏外延工藝的監(jiān)測方法，通過測量外延形成源漏區(qū)后襯底的質(zhì)量，來間接監(jiān)測源漏外延工藝是否達到要求，該方法直觀、快速并對晶片沒有損傷，也無需特定的測試結(jié)構，適用于量產(chǎn)時對源漏外延制程的有效監(jiān)測，以便有效控制外延形成源漏的質(zhì)量。
【附圖說明】
[0023]本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結(jié)合附圖對實施例的描述中將變得明顯和容易理解，其中:
[0024]圖1-2為源漏應力工程工藝過程中的器件截面示意圖；
[0025]圖3為根據(jù)本發(fā)明實施例一的源漏外延工藝的監(jiān)測方法的流程示意圖；
[0026]圖4-5為根據(jù)本發(fā)明實施例一的方法監(jiān)測源漏外延工藝的過程中器件的截面示意圖；
[0027]圖6為根據(jù)本發(fā)明實施例二的源漏外延工藝的監(jiān)測方法的流程示意圖。
【具體實施方式】
[0028]下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0029]在本發(fā)明中，提供的源漏外延工藝的監(jiān)測方法，通過測量源漏外延形成之后的質(zhì)量，來間接監(jiān)測源漏外延工藝是否達到要求，該直觀、快速并對晶片沒有損傷，也無需特定的測試結(jié)構，適用于對源漏外延工藝的有效監(jiān)測，以便有效控制外延形成源漏的質(zhì)量。
[0030]為了更好的理解本發(fā)明，以下將結(jié)合具體的實施例進行描述。
[0031]實施例一
[0032]以下將結(jié)合圖3-5詳細描述以外延形成源漏區(qū)后的晶片的質(zhì)量為目標進行監(jiān)測的實施例。
[0033]首先，提供外延形成源漏區(qū)后的襯底的質(zhì)量目標值以及其容差范圍。
[0034]在通常的源漏應力工程的器件制造工藝中，參考圖4所示，首先，在襯底200上形成柵極結(jié)構210 ;而后，進行源漏溝槽220的刻蝕；接著，在源漏溝槽中外延形成源漏區(qū)230,參考圖5所示。
[0035]在本發(fā)明實施例中，所述襯底，即晶片，可以為Si襯底、SOI (絕緣體上硅，SiliconOn Insulator)或G0I (絕緣體上鍺,Germanium On Insulator)等。在其他實施例中，所述半導體襯底還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、或InP等，還可以為疊層結(jié)構。
[0036]其中，柵極結(jié)構210通常包括柵介質(zhì)層和柵電極，還可以進一步包括側(cè)墻，柵極結(jié)構可以為高k/金屬柵的結(jié)構，即柵介質(zhì)層為高k介質(zhì)材料,柵電極為金屬柵電極,高k介質(zhì)材料，例如和氧化硅相比，具有高介電常數(shù)的材料或其他合適的介質(zhì)材料，高k介質(zhì)材料例如鉿基氧化物，HF02、HfS1、HfS1N、HfTaO、HfT1等，金屬柵電極可以為一層或多層結(jié)構，可以包括金屬材料或多晶硅或他們的組合，金屬材料例如T1、TiAlx、TiN、TaNx、HfN、TiCx、
T^r 坐坐
[0037]在本實施例中，所述襯底200為硅襯底，采用濕法腐蝕后，形成了類似六邊形的開口的源漏溝槽220。通過選擇性外延技術，對于PM0S，在溝槽中可以進行選擇性SiGe外延生長，對于NM0S，在溝槽中進行選擇性S