半導(dǎo)體封裝件及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)一種封裝制程，特別是關(guān)于一種半導(dǎo)體封裝件及其制法。
【背景技術(shù)】
[0002]隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品亦朝著輕、薄、短、小、高積集度、多功能化方向發(fā)展。而為滿足封裝結(jié)構(gòu)高積集度(Integrat1n)以及微型化(Miniaturizat1n)的封裝需求，封裝基版除了導(dǎo)入球柵陣列(BGA)的設(shè)計，封裝形式逐漸由打線式(WireBonding)封裝或覆晶式(Flip Chip, FC)封裝進展到直接在一封裝基板(packagingsubstrate)中嵌埋并電性整合一例如具有積體電路的半導(dǎo)體晶片，此種封裝件能縮減整體半導(dǎo)體裝置的體積并提升電性功能。
[0003]如圖1所示，現(xiàn)有嵌埋式半導(dǎo)體封裝件I包括:一具有相對第一及第二表面10a, 1b及貫穿該第一及第二表面10a，1b的開口 100的核心板10、設(shè)于該開口 100中的晶片11、設(shè)于該核心板10的第一及第二表面10a，1b與晶片11上的線路增層結(jié)構(gòu)13、以及設(shè)于該線路增層結(jié)構(gòu)13上的防焊層16。
[0004]所述的晶片11具有作用面Ila及非作用面11b，于該作用面Ila上具有多個電極墊110，且藉由粘著材12填充于該開口 100，以固定該晶片11于該開口 100中。
[0005]所述的線路增層結(jié)構(gòu)13具有至少一介電層130、設(shè)于該介電層130上的線路層131、及多個設(shè)于該介電層130中并電性連接該電極墊100與線路層131的導(dǎo)電盲孔132。
[0006]所述的防焊層16具有多個開孔160，以令該線路層131的部分表面外露于各該開孔160中，俾供作為電性接觸墊以外接其他電子裝置。
[0007]然而，現(xiàn)有半導(dǎo)體封裝件I中，因整體結(jié)構(gòu)包含核心板10，導(dǎo)致增加整體結(jié)構(gòu)的厚度，而難以符合薄化的需求，且需考量該核心板的制作成本，因而難以降低整體制作成本。
[0008]此外，現(xiàn)有半導(dǎo)體封裝件I的制法需先埋設(shè)該晶片11，待制作該線路增層結(jié)構(gòu)13后，才進行測試，所以當測試后該半導(dǎo)體封裝件I為不良品時，不論晶片11、該線路增層結(jié)構(gòu)13或核心板10好壞與否，均需將該半導(dǎo)體封裝件I整體報廢，導(dǎo)致材料浪費，且大幅提高制作成本。
[0009]此外，該晶片11需經(jīng)由各該線路層131才能電性連接外部的電子元件，導(dǎo)致訊號傳遞路徑冗長，因而降低該半導(dǎo)體封裝件I的電性效能。
[0010]因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0011]鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種半導(dǎo)體封裝件及其制法，能避免將半導(dǎo)體封裝件整體報廢而造成材料浪費的問題。
[0012]本發(fā)明的半導(dǎo)體封裝件，包括:封裝層，其具有相對的第一表面與第二表面，且該封裝層的第一表面上具有至少一開口 ；線路層，其形成于該封裝層的第一表面且嵌埋于該封裝層中；以及至少一電子元件，其設(shè)于該開口中并外露出該第一表面。
[0013]前述的半導(dǎo)體封裝件中，該開口未連通至該第二表面。
[0014]前述的半導(dǎo)體封裝件中，該電子元件未外露出該第二表面。
[0015]本發(fā)明還提供一種半導(dǎo)體封裝件的制法，其包括:提供一具有線路層的承載件；形成至少一阻塊于該承載件上；形成一具有相對的第一表面及第二表面的封裝層于該承載件上，使該封裝層包覆該線路層與該阻塊，且該第一表面結(jié)合于該承載件上；移除該承載件與該阻塊，以令該封裝層的第一表面上形成開口 ；以及設(shè)置至少一電子元件于該開口中。
[0016]前述的制法中，該阻塊以金屬電鍍方式或網(wǎng)版印刷方式形成者。
[0017]前述的半導(dǎo)體封裝件及其制法中，該封裝層以模壓制程或壓合制程形成者，所以形成該封裝層的材質(zhì)為封裝膠材、介電材或感光型絕緣材。
[0018]前述的半導(dǎo)體封裝件及其制法中，還包括形成線路結(jié)構(gòu)于該封裝層的第二表面上，且該線路結(jié)構(gòu)電性連接該線路層。又包括形成絕緣保護層于該封裝層的第二表面上，且供部分該線路結(jié)構(gòu)外露出該絕緣保護層。另外，該線路結(jié)構(gòu)具有形成于該封裝層中的多個導(dǎo)電柱，以供該線路結(jié)構(gòu)藉該些導(dǎo)電柱電性連接該線路層，且該導(dǎo)電柱為先以激光方式、機械鉆孔方式或曝光顯影方式于該封裝層的第二表面上形成多個通孔，再形成導(dǎo)電材于各該通孔中。
[0019]前述的半導(dǎo)體封裝件及其制法中，還包括形成絕緣保護層于該封裝層的第一表面上，且供部分該線路層外露出該絕緣保護層。
[0020]前述的半導(dǎo)體封裝件及其制法中，還包括設(shè)置堆迭件于該封裝層的第一表面上，且該堆迭件電性連接該線路層或電子元件。
[0021]前述的半導(dǎo)體封裝件及其制法中，還包括設(shè)置堆迭件于該封裝層的第二表面上。
[0022]另外，前述的半導(dǎo)體封裝件及其制法中，還包括形成線路重布結(jié)構(gòu)于該封裝層的第一表面與該線路層上或第二表面上。
[0023]由上可知，本發(fā)明的半導(dǎo)體封裝件及其制法中，藉由無現(xiàn)有核心板的設(shè)計，以減少整體結(jié)構(gòu)的厚度，且降低成本。
[0024]此外，藉由在該封裝層中設(shè)置阻塊，之后再移除該阻塊，以形成開口，所以于置放該電子元件之前，可先對線路層與該電子元件分別進行測試，以淘汰不良品，因而能避免將半導(dǎo)體封裝件整體報廢而造成材料浪費的問題。
[0025]又，該電子元件可與該堆迭件直接電性連接，而無需經(jīng)由該線路層，所以能縮短訊號傳遞路徑，以提高該半導(dǎo)體封裝件的電性效能。
【附圖說明】
[0026]圖1為現(xiàn)有半導(dǎo)體封裝件的剖面示意圖；
[0027]圖2A至圖2G為本發(fā)明半導(dǎo)體封裝件的制法的剖視示意圖；
[0028]圖3為圖2G的后續(xù)制程；以及
[0029]圖4及圖5分別為圖2G的不同實施例。
[0030]符號說明
[0031]1,2,4,5半導(dǎo)體封裝件
[0032]10核心板
[0033]10a, 20a 第一表面
[0034]10b, 20b第二表面
[0035]100,200開口
[0036]11晶片
[0037]Ila作用面
[0038]Ilb非作用面
[0039]110電極墊
[0040]12，22粘著材
[0041]13線路增層結(jié)構(gòu)
[0042]130, 400, 500 介電層
[0043]131，23線路層
[0044]132導(dǎo)電盲孔
[0045]16防焊層
[0046]160, 260開孔
[0047]20封裝層
[0048]21電子元件
[0049]210電極
[0050]230電性接觸墊
[0051]231導(dǎo)電跡線
[0052]24導(dǎo)電層
[0053]25線路結(jié)構(gòu)
[0054]250導(dǎo)電柱
[0055]26絕緣保護層
[0056]27導(dǎo)電元件
[0057]28阻塊
[0058]29承載件
[0059]290結(jié)合層
[0060]3堆迭封裝單元
[0061]30堆迭件
[0062]40, 50線路重布結(jié)構(gòu)
[0063]401, 501 線路部
[0064]A置放區(qū)。
【具體實施方式】
[0065]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。
[0066]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用于限定本發(fā)明可實施的限定條件，所以不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“左”、“右”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用于限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當也視為本發(fā)明可實施的范疇。
[0067]圖2A至圖2G為本發(fā)明無核心式(coreless)半導(dǎo)體封裝件2的制法的剖視示意圖。
[0068]如圖2A所示，提供一具有結(jié)合層290的承載件29，再形成一線路層23于該承載件29的結(jié)合層290上。
[0069]于本實施例中，該承載件29可選用金屬板、半導(dǎo)體晶圓或玻璃板，且該結(jié)合層290為離形膜、粘著材或絕緣材等，該結(jié)合層290也可為復(fù)合材料，如箔片(foil)上具有晶種層(seed layer)。
[0070]此外，該承載件29定義有一置放區(qū)A，使該線路層23位于該置放區(qū)A外。
[0071]又，該線路層23包含多個導(dǎo)電跡線231與多個電性接觸墊230，且該線路層23以電鍍或其它方式制作，并無特別限制。
[0072]如圖2B所示，形成一阻塊28于該承載件29的置放區(qū)A的結(jié)合層290上。
[0073]于本實施例中，該阻塊28以金屬電鍍方式形成者，亦可以網(wǎng)版印刷(screenprinting)高分子材料的方式形成。
[0074]如圖2C所示，形成一封裝層20于該結(jié)合層290上以覆蓋該線路層23與該阻塊28，使該線路層23嵌埋于該封裝層20中。
[0075]于本實施例中，該封裝層20具有相對的第一表面20a及第二表面20b,且該第一表面20a結(jié)合于該結(jié)合層290上。
[0076]此外,該封裝層20以模壓(molding)或壓合(laminate)制程形成者,且該封裝層20的材質(zhì)為封裝膠體、介電材或感光型絕緣材，但并不限于此。
[0077]又,于該封裝層20的第二表面20b上還可壓合一導(dǎo)電層24,以利于后續(xù)制作線路。例如，先壓合如銅箔的導(dǎo)電層24于該封裝層20的第二表面20b上，再將該導(dǎo)電層24與該封裝層20 —并結(jié)合于該結(jié)合層290上?；蛘?，也可先壓合該封裝層20于該結(jié)合層290上，再將該導(dǎo)電層24形成于該封裝層20上。
[0078]另外，于另一實施例中，可于封裝層20的第二表面20b上濺鍍形成該導(dǎo)電層24。
[0079]如圖2D所示，利用該導(dǎo)電層24以電鍍形成一線路結(jié)構(gòu)25于該封裝層20的第二表面20b上，且該線路結(jié)構(gòu)25具有形成于該封裝層20中的導(dǎo)電柱250，以電性連接該線路層23的電性接觸墊230。
[0080]于本實施例中，該導(dǎo)電柱250的制作可先以激光方式于該封裝層20的第二表面20b上形成通孔，再于該通孔中形成導(dǎo)電材?；蛘撸愿泄庑筒牧现谱髟摲庋b層20，再以曝光顯影方式形成通孔，之后于該通孔中形成導(dǎo)電材。
[0081]如圖2E所示，移除多余的導(dǎo)電層24，且移除該承載件29、結(jié)合層290與該阻塊28，以令該封裝層20的第一表面20a上于對應(yīng)該置放區(qū)A的處形成開口 200。
[0082]于本實施例中，移除該線路結(jié)構(gòu)25以外的導(dǎo)線層24，即保留該線路結(jié)構(gòu)