一種雙向瞬態(tài)電壓抑制器件的制作方法
【技術領域】
[0001]本實用新型涉及集成電路領域，具體涉及一種基于硅平面工藝的、可用于-5V-+5 V芯片管腳的雙向可控娃結構瞬態(tài)電壓抑制器件。
【背景技術】
[0002]在電子工業(yè)中，靜電是影響集成電路(Integrated Circuit, IC)可靠性的關鍵因素。靜電的積累和放電是集成電路制造、封裝、運輸、裝配和使用各個環(huán)節(jié)中不可避免的現(xiàn)象。在手持設備、室外應用、地外空間等惡劣環(huán)境下，靜電的破壞性尤其嚴重。據(jù)統(tǒng)計，靜電放電(Electro-Static Discharge, ESD)造成的芯片失效占到了集成電路產(chǎn)品失效總數(shù)的38%。因此，靜電防護已經(jīng)成為集成電路可靠性設計需考慮的重要方面。
[0003]瞬態(tài)電壓抑制器(Transient Voltage Suppressor，TVS)是一種電路板級靜電及浪涌防護器件，其常規(guī)半導體結構是二極管，因此，TVS也常稱為瞬變抑制二極管，一般采用縱向工藝實現(xiàn)。當瞬間高能量脈沖加在TVS器件上時，它能在極短的時間內由高阻態(tài)變?yōu)榈妥钁B(tài)，從而允許大電流從其上通過，并把電壓箝制到特定的較低水平，有效保護電子線路板或電子設備不受靜電及浪涌的損害。衡量TVS器件靜電防護能力的測試標準是IEC61000-4-2國際標準，此標準中包含了接觸放電測試和空氣放電測試。一般對靜電防護有較高要求的電子系統(tǒng)，對TVS器件接觸放電能力的要求為8kV，空氣放電能力的要求為15kV。
[0004]可控娃器件(Silicon Controlled Rectifier，SCR)是芯片內靜電防護的常規(guī)器件結構，它與二極管、三極管、場效應晶體管相比，具有單位面積靜電泄放效率高、導通電阻小、魯棒性好、防護級別高的優(yōu)點，因此，可控硅器件能夠基于半導體平面工藝，以較小的面積達成較高的靜電防護等級。但是，如圖1、圖2所示，二極管屬于導通型開啟特性器件，而SCR為驟回型開啟特性器件，在5V以上半導體工藝中，SCR器件的維持電壓一般會低于被保護電路的工作電壓，造成被保護IC的閂鎖。所以，若要將SCR結構替代二極管作為TVS器件，要考慮提高SCR器件的維持電壓。
[0005]雙向可控硅器件(Bidirect1nal SCR，BSCR)是一種緊湊型ESD防護器件，它能夠在正、反兩個方向對電壓箝位，用于輸入/輸出(I/o)引腳傳輸信號高于和低于地電平信號的靜電防護。如圖3所示，為一種典型的NPNPN型雙向SCR剖面圖，其等效電路圖如圖4所示。在陽極上加正的靜電脈沖時，BSCR器件中的寄生三極管T2和T3形成靜電泄放路徑(正向)；在陽極上加負的靜電脈沖時，BSCR器件中的寄生三極管Tl和T2形成靜電泄放路徑(反向)，正向和反向路徑對稱。提高BSCR器件維持電壓的常規(guī)辦法是增大圖3所示器件結構中N阱的橫向尺寸，但此法會增大器件實現(xiàn)面積。
[0006]靜電防護器件設計需要考慮的另一個問題是器件的版圖實現(xiàn)形式。叉指狀版圖是片上靜電防護器件的常規(guī)版圖形式。不過，叉指狀器件常常因為電流泄放不均勻而造成ESD防護器件過早失效，器件潛在靜電防護能力未能完全發(fā)揮，進而造成器件單位面積上的泄放電流偏小。
[0007]從上述分析可知，BSCR器件作為TVS器件應用時，一方面要提高其維持電壓，另一方面是要解決器件的非均勻泄放問題，以期在一定的面積下達到泄電流極大值。

【發(fā)明內容】

[0008]本實用新型解決的問題是提供一種雙向瞬態(tài)電壓抑制器件，該雙向瞬態(tài)電壓抑制器件具有高的維持電壓、高的單位面積靜電泄放電流和可片上集成的優(yōu)點，不但可作為分立瞬態(tài)電壓抑制器件用于電路板級的靜電和瞬態(tài)過壓防護，也可作為芯片內集成的靜電防護器件用于芯片1的靜電防護。
[0009]為達到上述目的，本實用新型采用的技術方案是:一種雙向瞬態(tài)電壓抑制器件，包括P型襯底，所述P型襯底內設有N型深阱，所述N型深阱內設有對稱的第一P阱和第二P阱，第一 P阱和第二 P阱之間設有第一 N阱；第一 P阱內從左到右依次設有第一 P+注入?yún)^(qū)、第一 N+注入?yún)^(qū)、第二N阱、第二N+注入?yún)^(qū)，第二N+注入?yún)^(qū)橫跨第一P阱和第一N阱的交界處;第二P阱內從左到右依次設有第三N+注入?yún)^(qū)、第三N阱、第四N+注入?yún)^(qū)、第五P+注入?yún)^(qū)，第三N+注入?yún)^(qū)橫跨第二 P阱和第一 N阱的交界處;所述第一 P+注入?yún)^(qū)與第一 N+注入?yún)^(qū)連接陽極，第四N+注入?yún)^(qū)和第二 P+注入?yún)^(qū)連接陰極。
[0010]優(yōu)選地，所述第二N阱左側與第二 N+注入?yún)^(qū)左側齊平。
[0011]優(yōu)選地，所述第三N阱右側與第三N+注入?yún)^(qū)右側齊平。
[0012]優(yōu)選地，第二N阱和第三N阱的橫向寬度為5V硅平面工藝最小設計規(guī)則。
[0013]本實用新型的雙向瞬態(tài)電壓抑制器件在不增加工藝層次、不增大器件面積的情況下，提高了器件的維持電壓;從器件實現(xiàn)版圖角度提高了器件單位面積靜電泄放能力;器件使用硅平面工藝制作，可與被保護電路一起集成。
【附圖說明】
[0014]圖1為典型靜電防護器件IV導通型曲線；
[0015]圖2為典型靜電防護器件IV驟回型曲線；
[0016]圖3為現(xiàn)有NPNPN型雙向可控硅器件剖面圖；
[0017]圖4為現(xiàn)有NPNPN型雙向可控硅器件等效電路圖；
[0018]圖5為本實用新型的雙向瞬態(tài)電壓抑制器件剖面圖；
[0019]圖6為使用本實用新型的雙向瞬態(tài)電壓抑制器件結構的正方形瞬態(tài)電壓抑制器件版圖不意圖；
[0020]圖7為使用本實用新型的雙向瞬態(tài)電壓抑制器件結構的環(huán)壓焊塊正方形瞬態(tài)電壓抑制器件版圖示意圖。
【具體實施方式】
[0021]如圖5所示，本實用新型的雙向瞬態(tài)電壓抑制器件包括五層，其中底層為P型襯底100;第二層為設置在P型襯底100上的N型深阱200;第三層為形成于N型深阱200上的第一 P阱301、第二 P阱302;第四層為形成于N型深阱上的第一 N阱402，形成于P阱301中的第二 N阱401，形成于P阱302中的第三N阱403;第五層為六個重摻雜區(qū):第一P阱301內，從左到右依次為第一P+注入?yún)^(qū)501、第一N+注入?yún)^(qū)502、第二N+注入?yún)^(qū)503，其中，第二N+注入?yún)^(qū)503橫跨第一P阱301和N阱401，第二N+注入?yún)^(qū)503左邊界與第二N阱401左邊界齊平；第二P阱302內，從左到右依次設有第三N+注入?yún)^(qū)504、第四N+注入?yún)^(qū)505、第二P+注入?yún)^(qū)506，其中，第三N+注入?yún)^(qū)504橫跨第二 P阱302和N型阱401，第三N+注入?yún)^(qū)504右邊界與第三N阱403右邊界齊平。
[0022]第一 P+注入?yún)^(qū)501和第一 N+注入?yún)^(qū)502均作為電學陽極，第四N+注入?yún)^(qū)505和第二 P+注入?yún)^(qū)506均作為電