本發(fā)明涉及電源控制，具體涉及一種llc諧振變換器同步整流控制裝置。

背景技術(shù)：

1、隨著5g大規(guī)模的建設(shè)，對ac-dc開關(guān)電源的高效率提出更高的要求，llc變換器由于能夠?qū)崿F(xiàn)零電壓開關(guān)(zvs)或零電流開關(guān)(zcs)，具備高效率高功率密度的特點，越來越多的在開關(guān)電源上使用。由于目前基站開關(guān)電源大部分是48v等級，屬于低壓大電流的場合。llc變換器使用同步整流技術(shù)能夠大大減小整流管的損耗，因此打開輸出同步整流開關(guān)對llc變換器效率的提升尤為重要。

2、llc同步整流驅(qū)動相對于其他拓?fù)湟獜?fù)雜的多，它的同步整流的驅(qū)動不僅與原邊驅(qū)動有關(guān)，而且與諧振電流有關(guān)。同步整流最重要的就是它的驅(qū)動時序，其主要思想就是在體二極管導(dǎo)通的情況下,?控制開關(guān)管同步導(dǎo)通,?降低二次側(cè)開關(guān)管導(dǎo)通電阻rd,?提高轉(zhuǎn)換效率。當(dāng)llc諧振變換器工作在變壓器副邊電流連續(xù)或者臨界連續(xù)的狀態(tài)時，原邊llc諧振變化器驅(qū)動信號與副邊電流同步，符合同步整流驅(qū)動的要求；然而當(dāng)llc諧振變換器工作在變壓器副邊電流斷續(xù)的狀態(tài)時即變換器的開關(guān)頻率小于諧振頻率，副邊電流一旦下降到零。由于原邊mos管驅(qū)動信號依然存在，導(dǎo)致副邊sr依然導(dǎo)通，因此在電流斷續(xù)的這段時間，如果不能及時關(guān)閉同步整流sr的驅(qū)動，能量將從副邊回流到原邊，最終導(dǎo)致變換器損耗增加，增益下降。

3、目前，一些方案中根據(jù)同步整流sr漏源極電壓對驅(qū)動信號進(jìn)行判斷，當(dāng)同步整流管漏源極電壓低于導(dǎo)通閾值，說明此時體二極管有電流流過，檢測芯片輸出驅(qū)動信號使其導(dǎo)通。關(guān)斷時，通過判斷漏源極電壓的大小，控制同步整流管關(guān)斷。但電路中又存在寄生參數(shù)的影響，導(dǎo)致檢測sr漏源極電壓有偏差，因此可能會發(fā)生sr誤關(guān)斷的情況，影響同步整流的效果。還有一些方案采用電流檢測控制方式，即通過檢測副邊二極管輸出負(fù)載電流來提供同步整流的驅(qū)動信號，但二極管電流在接近零的時刻信號值偏小，容易給出同步整流mos管頻繁開關(guān)或錯誤的驅(qū)動信號?？傊鲜龇桨傅膌lc諧振變換器的功率轉(zhuǎn)換效率低。

技術(shù)實現(xiàn)思路

1、有鑒于此，本發(fā)明提供一種llc諧振變換器同步整流控制裝置，包括：

2、處理器，根據(jù)llc諧振變換器的輸出電壓信號uo和輸出電流信號io計算llc諧振變換器的輸出功率pout，根據(jù)輸出功率pout輸出副邊同步整流mos管控制信號sr_pwm和比較器啟動信號dsp_start_pwm；

3、比較單元，用于判斷副邊同步整流mos管輸出電流的方向，在所述比較器啟動信號dsp_start_pwm觸發(fā)下，根據(jù)副邊同步整流mos管輸出電流的方向輸出電流比較觸發(fā)信號ien，其中，當(dāng)副邊同步整流mos管輸出電流為正向電流時，所述電流比較觸發(fā)信號ien為高電平狀態(tài)，當(dāng)副邊同步整流mos管輸出電流為逆向電流時，所述電流比較觸發(fā)信號ien為低電平狀態(tài)，llc諧振變換器包括llc諧振變換器原邊和副邊同步整流網(wǎng)絡(luò)，所述副邊同步整流網(wǎng)絡(luò)包括副邊同步整流mos管，所述正向電流表示電流從llc諧振變換器原邊流向副邊同步整流網(wǎng)絡(luò)，所述逆向電流表示電流從副邊同步整流網(wǎng)絡(luò)流向llc諧振變換器原邊；

4、反相器，用于將副邊同步整流mos管的漏源極電壓信號uds進(jìn)行取反運算，輸出信號；

5、第一邏輯與單元，用于接收所述電流比較觸發(fā)信號ien和所述信號，進(jìn)行信號電平狀態(tài)邏輯與運算，輸出信號uen，其中，當(dāng)所述電流比較觸發(fā)信號ien和所述信號都為高電平狀態(tài)時，所述信號uen為高電平狀態(tài)，當(dāng)所述電流比較觸發(fā)信號ien和所述信號任何一個為低電平狀態(tài)時，所述信號uen為低電平狀態(tài)；

6、第二邏輯與單元，用于接收所述信號uen和所述副邊同步整流mos管控制信號sr_pwm，其中，當(dāng)所述信號uen為高電平狀態(tài)時，則將所述信號uen和所述副邊同步整流mos管控制信號sr_pwm進(jìn)行信號電平狀態(tài)邏輯與運算，并輸出控制信號sr_col_pwm給副邊同步整流mos管，以驅(qū)動開啟副邊同步整流網(wǎng)絡(luò)，當(dāng)所述信號uen為低電平狀態(tài)時，則關(guān)斷接收所述副邊同步整流mos管控制信號sr_pwm，不再輸出控制信號sr_col_pwm；

7、在所述第二邏輯與單元驅(qū)動開啟副邊同步整流mos管后，所述比較單元檢測副邊同步整流mos管的輸出電流，當(dāng)所述副邊同步整流mos管的輸出電流變?yōu)?后，所述第二邏輯門電路單元輸出端關(guān)斷所述控制信號sr_col_pwm，以關(guān)斷副邊同步整流網(wǎng)絡(luò)。

8、可選地，所述第二邏輯與單元驅(qū)動開啟副邊同步整流網(wǎng)絡(luò)后，還包括：

9、當(dāng)所述第二邏輯與單元關(guān)斷接收所述副邊同步整流mos管控制信號sr_pwm時，所述第二邏輯與單元輸出端關(guān)斷輸出所述控制信號sr_col_pwm給副邊同步整流mos管，以關(guān)斷副邊同步整流網(wǎng)絡(luò)。

10、可選地，所述處理器包括ad采樣單元，用于對所述llc諧振變換器的輸出電壓信號uo和輸出電流信號io進(jìn)行濾波。

11、可選地，所述處理器根據(jù)輸出功率pout輸出副邊同步整流mos管控制信號sr_pwm和比較器啟動信號dsp_start_pwm，包括：

12、所述處理器將所述輸出功率pout與最高功率限值pup、最低功率限值pdown進(jìn)行比較，其中，pup＞pdown，且最高功率限值pup與最低功率限值pdown的差值大于預(yù)設(shè)差值；

13、若pout＜pdown，則所述處理器關(guān)斷副邊同步整流mos管控制信號sr_pwm輸出；

14、若pout＞pup，則所述處理器判斷l(xiāng)lc諧振變換器的開關(guān)頻率fs和諧振頻率fr的大小；

15、若fs≥fr，則所述處理器輸出調(diào)低llc諧振變換器的母線電壓的信號，以使fs＜fr；

16、若fs＜fr，則所述處理器從最小占空比緩慢展開輸出副邊同步整流mos管控制信號sr_pwm，直至達(dá)到最大占空比，副邊同步整流mos管控制信號sr_pwm與原邊的mos管控制信號相比，具有同時開啟和比原邊的mos管提前一段時間關(guān)斷的時序邏輯特點，處理器根據(jù)副邊同步整流mos管控制信號sr_pwm的時序邏輯輸出比較器啟動信號dsp_start_pwm，比較器啟動信號dsp_start_pwm的有效電平用于開啟第二比較器輸出，解除第二比較器輸出由高電平到低電平翻轉(zhuǎn)后產(chǎn)生的閾值電壓。

17、可選地，所述比較單元包括：第二比較器，所述第二比較器包括正極輸入端、負(fù)極輸入端、第二比較器輸出端，所述正極輸入端用于接收第一差分電路上的所述比較器啟動信號dsp_start_pwm和副邊同步整流mos管的電流信號gnd，所述正極輸入端接收到所述比較器啟動信號dsp_start_pwm后，確保第二比較器在原邊mos管開啟時同時開啟；

18、所述負(fù)極輸入端用于接收第二差分電路上的副邊同步整流mos管的電流信號gnd1和第二比較器輸出反饋信號，該反饋信號在第二比較器輸出由高電平到低電平發(fā)生跳變后，會產(chǎn)生一個用于鎖存第二比較器輸出的閾值電壓；

19、所述第二比較器在所述比較器啟動信號dsp_start_pwm觸發(fā)下，取消負(fù)極輸入端用于鎖存第二比較器輸出的閾值電壓影響，使第二比較器根據(jù)正極輸入端輸入的電流信號gnd及負(fù)極輸入端輸入的電流信號gnd1的電流大小在第二比較器輸出端輸出電流比較觸發(fā)信號ien。

20、可選地，所述第一差分電路包括：第六反相器、第八電阻、第二二極管、第二電阻，所述比較器啟動信號dsp_start_pwm經(jīng)第六反相器、第八電阻、第二二極管并與經(jīng)過第二電阻的所述電流信號gnd匯合共同輸入第二比較器的正極輸入端。

21、可選地，所述第二差分電路包括：第四電阻、第一二極管、第七電阻、第七反相器，所述電流信號gnd1經(jīng)過第四電阻并與經(jīng)過第七反相器、第七電阻、第一二極管的低電平電流比較觸發(fā)信號ien匯合共同輸入第二比較器的正極輸入端。

22、可選地，所述第七電阻的電阻大于所述第八電阻的電阻。

23、可選地，所述第一差分電路和所述第二差分電路間連接有電容，所述電容用于維持第一差分電路和所述第二差分電路的電壓差，以保證副邊同步整流mos管的控制信號sr_col_pwm在發(fā)出一段時間內(nèi)為有效狀態(tài)。

24、可選地，所述第一差分電路還包括上拉第一電阻，所述第二差分電路還包括上拉第五電阻，其中，所述上拉第一電阻和所述上拉第五電阻的電阻相同，用于平衡第一差分電路和第二差分電路的電壓。

25、本發(fā)明通過采集計算得出llc諧振變換器的輸出負(fù)載功率pout，然后根據(jù)功率pout確定是否打開或關(guān)閉副邊同步整流mos管控制信號sr_pwm。檢測獲得副邊同步整流mos管的漏源極電壓信號uds，經(jīng)邏輯取反后與判斷副邊同步整流mos管輸出電流方向的比較單元輸出電流比較觸發(fā)信號ien邏輯與運算后，再和dsp處理器發(fā)出的副邊同步整流mos管控制信號sr_pwm進(jìn)行邏輯與運算，最后得到精準(zhǔn)的同步整流的驅(qū)動控制信號sr_col_pwm。比較單元中帶有低電平輸出鎖存功能，每個llc開關(guān)周期開始時刻由dsp處理器發(fā)脈沖啟動（比較器啟動信號dsp_start_pwm），避免了檢測副邊輸出電流接近零時因信號偏小造成比較單元反復(fù)翻轉(zhuǎn)問題，同時該電路在副邊電流出現(xiàn)反灌時，能及時封鎖住同步整流的控制信號sr_pwm，降低llc諧振變換器損耗。通過dsp軟件的發(fā)波邏輯及與硬件檢測相互結(jié)合，能產(chǎn)生精確可靠的同步整流的控制信號sr_col_pwm，能精準(zhǔn)控制同步整流mos管的開通和關(guān)閉，提高了llc諧振變換器的功率轉(zhuǎn)換效率和系統(tǒng)性能。