一種基于雙向i/o緩沖的esd保護(hù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路靜電放電保護(hù)技術(shù)領(lǐng)域，具體地說，特別涉及一種基于雙向I/o緩沖的ESD保護(hù)電路。
【背景技術(shù)】
[0002]當(dāng)帶有靜電的人體或其他物體與集成電路管腿接觸，儲存于人體之中的電荷將轉(zhuǎn)移到集成電路上，使其帶電，或通過集成電路對地放電，這種靜電放電ESD過程會在幾百ns的時間內(nèi)產(chǎn)生數(shù)安培的瞬間放電電流，將集成電路內(nèi)的器件燒毀。
[0003]靜電放電ESD已成為半導(dǎo)體器件可靠性的一個焦點(diǎn)，特別是隨著工藝尺寸的縮小和復(fù)雜的混合信號系統(tǒng)集成，靜電放電ESD變得越來越重要。
[0004]雙向緩沖PAD的目的就是通過集成功能，來減少設(shè)計的復(fù)雜度和工作量，隨著集成電路規(guī)模的增加，所需的I/o也成倍的增加，做雙向緩沖PAD顯得尤為重要和必要。為了避免靜電損傷，我們需要在緩沖PAD端口上加上一個靜電放電ESD保護(hù)電路，這樣避免靜電傳導(dǎo)到內(nèi)核而毀壞內(nèi)部電路。
[0005]過去普遍認(rèn)為，輸出級由于其較小的輸出阻抗而不易受到ESD損害。但是近年來發(fā)現(xiàn)輸出級也是比較容易受到ESD損傷的。因此本發(fā)明需要針對PAD作為輸入和輸出兩種狀態(tài)綜合考慮ESD防護(hù)問題。
[0006]為了解決緩沖PAD上受到大電流沖擊時，大電流泄放的問題，本發(fā)明設(shè)計了一種基于雙向I/O緩沖的ESD保護(hù)電路。

【發(fā)明內(nèi)容】

[0007]本發(fā)明為了彌補(bǔ)現(xiàn)有技術(shù)的缺陷，提供了一種能夠泄放大電流的基于雙向I/O緩沖的ESD保護(hù)電路。
[0008]本發(fā)明是通過如下技術(shù)方案實現(xiàn)的:
一種基于雙向I/o緩沖的ESD保護(hù)電路，其特征在于:包括兩個輸入信號，一個使能信號，PAD端口，F(xiàn)PB端口，F(xiàn)P端口，限流電阻R0，N型MOS管和P型MOS管，所述限流電阻RO連接PAD端口和電平轉(zhuǎn)換電路；所述P型MOS管中Pl管源極連接P2管源極，P3管源極連接P4管源極，NI管與N2管串聯(lián)，N3管與N4管串聯(lián)，其中P2管、P4管、N2管、N4管漏極直接與所述PAD端口相連，Pl管與P3管漏極與3.3V電源相連，NI管與N3管源極接地；兩個輸入信號分別連接到Pl管和NI管的柵極，所述FP端口連接N2管和N4管的柵極；另外，P型MOS管中P5管柵極接地，其漏極連接P3管、N8管的柵極，源極和襯底連接3.3V電源；N5管柵極接3.3V電源，其漏極連接N3管的柵極，源極和襯底接地，所述P5和N5管一直處于導(dǎo)通狀態(tài)；所述P型MOS管中P6管和P7管共同構(gòu)成一個對高電位的選擇器，P6管和P7管源極和襯底連接Pl管、P2管、P3管、P4管和P8管的襯底，漏極和柵極分別連接PAD端口和3.3V電源。
[0009]所述N型MOS管中N7管、N8管與P8管串聯(lián)，P8管漏極直接連接PAD端口，并在電路正常工作時處于截止?fàn)顟B(tài)，在PAD端口受到正脈沖沖擊時會導(dǎo)通；N8管恒處于導(dǎo)通狀態(tài)；N7管的柵極接使能信號，源極及襯底和N8管的襯底接地。
[0010]所述P型MOS管中P2管和P4管的柵極連接到N8管與P8管的連接處；所述N6管的柵極接FPB端口，漏極接使能信號，源極及其柵極接地，所述N6管恒為低電平，與使能信號端相連，對使能信號端相當(dāng)于一個反向偏置的PN結(jié)，起到鉗位作用。
[0011]所述使能信號控制晶體管的開啟和兩個輸入信號是否有效，當(dāng)PAD端口作為輸出時，使能信號控制晶體管開啟使兩路輸入信號同步，PAD端口的輸出信號與輸入信號反相；當(dāng)PAD端口作為輸入時，使能信號控制晶體管關(guān)斷并使兩路輸入信號中的一路輸入信號為高電平另一路輸入信號為低電平，即一路信號中的Pl管和另一路信號中的NI管處于關(guān)斷狀態(tài)，此時PAD端口上的信號將會通過電平轉(zhuǎn)換電路輸入到芯片內(nèi)核電路。
[0012]本發(fā)明的有益效果是:該基于雙向I/O緩沖的ESD保護(hù)電路，同時解決了雙向緩沖PAD作為輸入和輸出兩種情況下大電流泄放的問題，具有很好的ESD防護(hù)作用，無論在哪種狀態(tài)都能避免設(shè)備受到ESD損傷。
【附圖說明】
[0013]附圖1為發(fā)明雙向緩沖PAD的ESD保護(hù)電路結(jié)構(gòu)示意圖。
[0014]附圖2為發(fā)明人體模型結(jié)構(gòu)示意圖。
[0015]附圖3為發(fā)明正脈沖沖擊輸入PAD模擬結(jié)果示意圖。
[0016]附圖4為發(fā)明負(fù)脈沖沖擊輸入PAD模擬結(jié)果示意圖。
[0017]附圖5為發(fā)明正脈沖沖擊輸出PAD模擬結(jié)果示意圖。
[0018]附圖6為發(fā)明負(fù)脈沖沖擊輸出PAD模擬結(jié)果示意圖。
【具體實施方式】
[0019]下面結(jié)合附圖對本發(fā)明進(jìn)行詳細(xì)的說明。
[0020]如題I所示，圖中VDD33為3.3V電源線。該基于雙向I/O緩沖的ESD保護(hù)電路，包括兩個輸入信號，一個使能信號，PAD端口，F(xiàn)PB端口，F(xiàn)P端口，限流電阻R0，N型MOS管和P型MOS管，所述限流電阻RO連接PAD端口和電平轉(zhuǎn)換電路。所述限流RO起限流保護(hù)作用，防止大電流對后面電平轉(zhuǎn)換電路的MOS管柵極直接沖擊而使MOS管損壞。
[0021]所述P型MOS管中Pl管源極連接P2管源極，P3管源極連接P4管源極，NI管與N2管串聯(lián)，N3管與N4管串聯(lián)，其中P2管、P4管、N2管、N4管漏極直接與所述PAD端口相連，Pl管與P3管漏極與3.3V電源相連，NI管與N3管源極接地。兩個輸入信號分別連接到Pl管和NI管的柵極，所述FP端口連接N2管和N4管的柵極。
[0022]大電流的泄放主要是通過與PAD端口直接相連的Pl管、P2管、P3管、P4管、N I管、N2管、N3管、N4管這幾個MOS管，因此這些管子的尺寸需要做的很大以保護(hù)自身不被大電流損壞。同時輸入信號又要從Pl管和NI管輸入，由于管子的尺寸很大而導(dǎo)致延遲增大，因此需要把輸入信號分成兩路分別驅(qū)動以增加驅(qū)動能力來減小延時。
[0023]另外，P型MOS管中P5管柵極接地(VSS)，其漏極連接P3管、NS管的柵極，源極和襯底連接3.3V電源。N5管柵極接3.3V電源，其漏極連接N3管的柵極，源極和襯底接地，所述P5和N5管一直處于導(dǎo)通狀態(tài)。所述P5管和N5管的作用是保護(hù)大尺寸的P3管和N3管的柵極，這種連接方式稱為“Gate-couple”，作用是:防止大尺寸管子的柵極直接連到電源或地因壓差沖擊而損壞。
[0024]所述P型MOS管中P6管和P7管共同構(gòu)成一個對高電位的選擇器，P6管和P7管源極和襯底連接Pl管、P2管、P3管、P4管和P8管的襯底，漏極和柵極分別連接PAD端口和
3.3V電源。這樣，襯底就不是固定連接3.3V電源，而是動態(tài)接在3.3V電源和PAD端口中的電平高者。這種電路連接方式稱為“floating well drive”，它的作用是:當(dāng)PAD端口做輸入時，Pl管、P2管、P3管、P4管和P8管不通，防止此時接收的PAD端口上輸入信號電平高于3.3V電源而引起寄生PNP管導(dǎo)通。
[0025]所述N型MOS管中N7管、N8管與P8管串聯(lián)，P8管漏極直接連接PAD端口，并在電路正常工作時處于截止?fàn)顟B(tài)，在PAD端口受到正脈沖沖擊時會導(dǎo)通；N8管恒處于導(dǎo)通狀態(tài)；N7管的柵極接使能信號，源極及襯底和N8管的襯底接地(VSS)。
[0026]所述P型MOS管中P2管和P