放電保護(hù)電路及其使用方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及ESD電路及其使用方法。
【背景技術(shù)】
[0002]靜電放電(ESD)事件指的是引起流向電路、從電路流出或者在電路內(nèi)部流動(dòng)的電流的瞬間電涌。瞬間電涌通常會(huì)引起過(guò)量電流或電壓，這會(huì)對(duì)電路造成損害。很多電路和器件都容易受到由ESD事件引起的損害的影響。ESD保護(hù)電路通常應(yīng)用在芯片中，以保護(hù)芯片上的器件和電路免受ESD損害。ESD保護(hù)電路的操作通常包括以下機(jī)制中的一種或多種的組合:使用低阻放電路徑消散ESD引起的電流^ESD引起的電壓鉗位在預(yù)定安全等級(jí)；以及類(lèi)似機(jī)制。在一些應(yīng)用中，響應(yīng)于ESD事件，激活ESD引起的電流的低阻放電路徑，但是沒(méi)有發(fā)生ESD事件的情況下，在受保護(hù)電路的正常操作期間使其去激活(例如，變?yōu)楦咦杪窂?。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種電路，包括:驅(qū)動(dòng)器電路，被配置為在所述第一輸出節(jié)點(diǎn)和所述第二輸出節(jié)點(diǎn)處生成一對(duì)差分信號(hào)；第一靜電放電(ESD)保護(hù)電路，耦合至所述驅(qū)動(dòng)器電路，其中，所述第一 ESD保護(hù)電路包括第一晶體管，所述第一晶體管包括位于第一摻雜類(lèi)型的阱區(qū)中的漏極區(qū)和源極區(qū)；以及第二 ESD保護(hù)電路，耦合至所述驅(qū)動(dòng)器電路，所述第二 ESD保護(hù)電路包括第二晶體管，所述第二晶體管包括位于所述第一摻雜類(lèi)型的阱區(qū)中的漏極區(qū)和源極區(qū)。
[0004]該電路還包括所述阱區(qū)中的第二摻雜類(lèi)型的摻雜區(qū)，其中:所述摻雜區(qū)的第一子集被配置為所述第一晶體管的源極區(qū)；所述摻雜區(qū)的第二子集被配置為所述第一晶體管的漏極區(qū)；所述摻雜區(qū)的第三子集被配置為所述第二晶體管的源極區(qū)；所述摻雜區(qū)的第四子集被配置為所述第二晶體管的漏極區(qū)；所述第一晶體管的漏極區(qū)、所述阱區(qū)、和所述第一晶體管的源極區(qū)限定第一寄生雙極結(jié)型晶體管；所述第二晶體管的漏極區(qū)、所述阱區(qū)、和所述第二晶體管的源極區(qū)限定第二寄生雙極結(jié)型晶體管；以及所述第一晶體管的漏極區(qū)、所述阱區(qū)、和所述第二晶體管的漏極區(qū)限定第三寄生雙極結(jié)型晶體管。
[0005]在該電路中，所述驅(qū)動(dòng)器電路連接至電源，所述電源包括第一電源節(jié)點(diǎn)和第二電源節(jié)點(diǎn)；所述第一靜電放電(ESD)保護(hù)電路耦合至所述第一電源節(jié)點(diǎn)和所述第二電源節(jié)點(diǎn)；以及所述第二靜電放電(ESD)保護(hù)電路耦合至所述第一電源節(jié)點(diǎn)和所述第二電源節(jié)點(diǎn)。
[0006]在該電路中，所述摻雜區(qū)的第一子集和所述摻雜區(qū)的第三子集具有至少一個(gè)共同慘雜區(qū)。
[0007]在該電路中，所述摻雜區(qū)被布置成一行或多行摻雜區(qū)，所述一行或多行摻雜區(qū)中的每一行均包括所述摻雜區(qū)的第一子集、所述摻雜區(qū)的第二子集、所述摻雜區(qū)的第三子集、和所述摻雜區(qū)的第四子集中的摻雜區(qū)。
[0008]在該電路中，所述一行或多行摻雜區(qū)包括第一行和鄰近所述第一行的第二行；所述摻雜區(qū)的所述第一行和所述第二行中的每一行均沿溝道長(zhǎng)度方向布置；所述第一行中的所述摻雜區(qū)的第二子集的摻雜區(qū)沿著溝道寬度方向與所述第二行中的所述摻雜區(qū)的第四子集的摻雜區(qū)對(duì)準(zhǔn)。
[0009]在該電路中，所述摻雜區(qū)被布置成兩行以上的摻雜區(qū)；所述兩行以上的摻雜區(qū)的每個(gè)奇數(shù)行都包括所述摻雜區(qū)的第一子集和所述摻雜區(qū)的第二子集中的摻雜區(qū)，而不包括所述摻雜區(qū)的第三子集和所述摻雜區(qū)的第四子集中的任何摻雜區(qū)；以及所述兩行以上的摻雜區(qū)的每個(gè)偶數(shù)行都包括所述摻雜區(qū)的第三子集和所述摻雜區(qū)的第四子集中的摻雜區(qū)，而不包括所述摻雜區(qū)的第一子集和所述摻雜區(qū)的第二子集中的任何摻雜區(qū)。
[0010]在該電路中，所述兩行以上的摻雜區(qū)中的每一行均沿溝道長(zhǎng)度方向布置；以及所述兩行以上的摻雜區(qū)的奇數(shù)行中的所述摻雜區(qū)的第二子集中的摻雜區(qū)沿著溝道寬度方向與偶數(shù)行中的所述摻雜區(qū)的第四子集中的摻雜區(qū)對(duì)準(zhǔn)，所述偶數(shù)行鄰近所述奇數(shù)行。
[0011 ] 在該電路中，所述第一摻雜類(lèi)型是P型摻雜，而所述第二摻雜類(lèi)型是N型摻雜。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括:驅(qū)動(dòng)器電路，包括:第一導(dǎo)電結(jié)構(gòu)；以及第二導(dǎo)電結(jié)構(gòu)；其中，所述驅(qū)動(dòng)器電路被配置為在所述第一導(dǎo)電結(jié)構(gòu)和所述第二導(dǎo)電結(jié)構(gòu)處生成一對(duì)差分信號(hào)；阱區(qū)，具有第一摻雜類(lèi)型；以及第一晶體管，包括:至少一個(gè)第一摻雜區(qū)，配置為第一源極區(qū)；至少一個(gè)第二摻雜區(qū)，配置為所述第一漏極區(qū)，并且與所述第一導(dǎo)電結(jié)構(gòu)電耦合；以及第二晶體管，包括:至少一個(gè)第三摻雜區(qū)，配置為第二源極區(qū)；以及至少一個(gè)第四摻雜區(qū)，配置為第二漏極區(qū)，并且與所述第二導(dǎo)電結(jié)構(gòu)電耦入口 ο
[0013]在該電路中，所述至少一個(gè)第一摻雜區(qū)和所述至少一個(gè)第三摻雜區(qū)具有至少一個(gè)共同摻雜區(qū)。
[0014]在該電路中，所述摻雜區(qū)被布置成一行或多行摻雜區(qū)，所述一行或多行摻雜區(qū)中的每一行都包括所述第一摻雜區(qū)、所述第二摻雜區(qū)、所述第三摻雜區(qū)、和所述第四摻雜區(qū)。
[0015]在該電路中，所述一行或多行摻雜區(qū)包括第一行和鄰近所述第一行的第二行；所述摻雜區(qū)的所述第一行和所述第二行中的每一行均沿著第一方向布置；所述第一行中的所述第二摻雜區(qū)沿著溝道寬度方向與所述第二行中的所述第四摻雜區(qū)對(duì)準(zhǔn)。
[0016]在該電路中，所述摻雜區(qū)被布置成兩行以上的摻雜區(qū)；所述兩行以上的摻雜區(qū)的每個(gè)奇數(shù)行都包括所述第一摻雜區(qū)和所述第二摻雜區(qū)，而不包括所述第三摻雜區(qū)和所述第四摻雜區(qū)；以及所述兩行以上的摻雜區(qū)的每個(gè)偶數(shù)行都包括所述第三摻雜區(qū)和所述第四摻雜區(qū)，而不包括所述第一摻雜區(qū)和所述第二摻雜區(qū)。
[0017]在該電路中，所述兩行以上的摻雜區(qū)中的每一行均沿溝道長(zhǎng)度方向布置；以及所述兩行以上的摻雜區(qū)的奇數(shù)行中的所述第二摻雜區(qū)沿著溝道寬度方向與偶數(shù)行中的所述第四摻雜區(qū)對(duì)準(zhǔn)，所述偶數(shù)行鄰近所述奇數(shù)行。
[0018]在該電路中，所述第一摻雜類(lèi)型是Ρ型摻雜，而所述第二摻雜類(lèi)型是Ν型摻雜。
[0019]根據(jù)本發(fā)明的又一方面，提供了一種響應(yīng)于電涌使驅(qū)動(dòng)器電路的第一輸出節(jié)點(diǎn)與第二輸出節(jié)點(diǎn)電耦合的方法，所述方法包括:響應(yīng)于所述電涌，使阱區(qū)和第一晶體管的漏極區(qū)之間的ΡΝ結(jié)以電子雪崩方式工作，所述第一晶體管的漏極區(qū)與所述第一輸出節(jié)點(diǎn)電耦合，所述第一晶體管的漏極區(qū)和源極區(qū)位于所述阱區(qū)中；以及
[0020]在所述阱區(qū)和所述第一晶體管的漏極區(qū)之間的PN結(jié)以所述電子雪崩方式工作的時(shí)間周期內(nèi)，使所述阱區(qū)和第二晶體管的漏極區(qū)之間的ΡΝ結(jié)以正偏方式工作，所述第二晶體管的漏極區(qū)與所述第二輸出節(jié)點(diǎn)電耦合，所述第二晶體管的漏極區(qū)和源極區(qū)位于所述阱區(qū)中。
[0021]該方法還包括:在所述阱區(qū)和所述第一晶體管的漏極區(qū)之間的ΡΝ結(jié)以所述電子雪崩方式工作的時(shí)間周期內(nèi)，使所述阱區(qū)和所述第一晶體管的源極區(qū)之間的ΡΝ結(jié)以所述正偏方式工作。
[0022]該方法還包括:在所述阱區(qū)和所述第一晶體管的漏極區(qū)之間的ΡΝ結(jié)以所述電子雪崩方式工作的時(shí)間周期內(nèi)，使所述阱區(qū)和所述第二晶體管的源極區(qū)之間的ΡΝ結(jié)以所述正偏方式工作。
[0023]在該方法中，所述阱區(qū)具有Ρ型摻雜類(lèi)型；以及所述第一晶體管的源極區(qū)和漏極區(qū)以及所述第二晶體管的源極區(qū)和漏極區(qū)具有Ν型摻雜類(lèi)型。
【附圖說(shuō)明】
[0024]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，通過(guò)以下詳細(xì)描述可以更好地理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪出。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。
[0025]圖1是根據(jù)一些實(shí)施例的電路的一部分的電路圖。
[0026]圖2是根據(jù)一些實(shí)施例的ESD事件下的電路的一部分的等效電路的電路圖。
[0027]圖3Α是根據(jù)一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的一部分的俯視圖，該半導(dǎo)體結(jié)構(gòu)對(duì)應(yīng)于可結(jié)合驅(qū)動(dòng)器電路一起使用的一組ESD保護(hù)電路。
[0028]圖3Β是根據(jù)一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的截面圖，該半導(dǎo)體結(jié)構(gòu)對(duì)應(yīng)于沿參考線ΑΑ’所截取的圖3Α的一組ESD保護(hù)電路。
[0029]圖4是根據(jù)一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的一部分的俯視圖，該半導(dǎo)體結(jié)構(gòu)對(duì)應(yīng)于可結(jié)合驅(qū)動(dòng)器電路一起使用的另一組ESD保護(hù)電路。
[0030]圖5是根據(jù)一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的一部分的俯視圖，該半導(dǎo)體結(jié)構(gòu)對(duì)應(yīng)于可結(jié)合驅(qū)動(dòng)器電路一起使用的又一組ESD保護(hù)電路。
[0031]圖6是根據(jù)一些實(shí)施例的響應(yīng)于ESD事件的電耦合驅(qū)動(dòng)器電路的輸出節(jié)點(diǎn)的方法的流程圖。
【具體實(shí)施方式】
[0032]以下公開(kāi)內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接觸的方式形成第一部件和第二部件的實(shí)施例，且也可以包括在第一部件和第二部件之間可以形成額外的部件，使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身并沒(méi)有規(guī)定所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0033]而且，為了便于描述，諸如“下面”、“之下”、“下部”、“之上”、“上部”等的空間相對(duì)術(shù)語(yǔ)在此可以用于描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的定向之外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作過(guò)程中的不同定向。器件可以以其他方式定向(旋轉(zhuǎn)90度或?yàn)槠渌ㄏ?，并且在此使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。
[0034]在一些實(shí)施例中，驅(qū)動(dòng)器電路的輸出節(jié)點(diǎn)與相應(yīng)ESD保護(hù)電路耦合。在一些實(shí)施例中，每一個(gè)ESD保護(hù)電路均包括將相應(yīng)輸出節(jié)點(diǎn)連接至電源節(jié)點(diǎn)的晶體管。在一些實(shí)施例中，ESD保護(hù)電路的晶體管的漏極區(qū)位于相同的阱區(qū)中。因