空調(diào)伺服驅(qū)動器的工作方法及伺服驅(qū)動器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及空調(diào)領(lǐng)域，具體而言，涉及一種空調(diào)伺服驅(qū)動器的工作方法及伺服驅(qū)動器。
【背景技術(shù)】
[0002]空調(diào)伺服驅(qū)動器被廣泛用于實現(xiàn)空調(diào)電機(jī)的精確定位以及定位調(diào)速，空調(diào)伺服驅(qū)動器內(nèi)部各部件的工作方式為通過同步全局時鐘的方式來執(zhí)行任務(wù)(程序)，即每個部件都包時鐘電路。
[0003]需要說明的是，上述現(xiàn)有的同步全局時鐘的方式來執(zhí)行任務(wù)(程序)的方案會存在如下缺點(diǎn):
[0004]在伺服驅(qū)動器內(nèi)部，對于有同步要求的各部件，采用同步全局時鐘的方式能夠完成上位機(jī)對伺服驅(qū)動機(jī)下達(dá)的工作任務(wù)，例如，電機(jī)速度、位置信息的采樣等，但是，對于沒有同步要求的各部件，尤其是多核多處理器的伺服驅(qū)動器，仍舊采用上述同步全局時鐘的方案不能實現(xiàn)多處理器先后執(zhí)行程序的效果。
[0005]針對上述現(xiàn)有的多核伺服驅(qū)動器中采用同步全局時鐘來執(zhí)行程序的方案不能解決實現(xiàn)多處理器先后執(zhí)行程序，目前尚未提出有效的解決方案。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實施例提供了一種空調(diào)伺服驅(qū)動器的工作方法及伺服驅(qū)動器，以至少解決現(xiàn)有的多核伺服驅(qū)動器中采用同步全局時鐘來執(zhí)行程序的方案不能解決實現(xiàn)多處理器先后執(zhí)行程序的技術(shù)問題。
[0007]根據(jù)本發(fā)明實施例的一個方面，提供了一種空調(diào)伺服驅(qū)動器的工作方法，包括:第一處理器接收空調(diào)控制器的操作指令；第一處理器根據(jù)操作指令執(zhí)行第一程序，生成第一結(jié)果數(shù)據(jù)；在第一處理器執(zhí)行第一程序之后，第一處理器向第二處理器發(fā)送第一時間脈沖，使得第二處理器根據(jù)第一時間脈沖執(zhí)行第二程序，其中，第二程序以第一結(jié)果數(shù)據(jù)作為執(zhí)行參數(shù)。
[0008]根據(jù)本發(fā)明實施例的另一方面，還提供了一種空調(diào)伺服驅(qū)動器，包括:第一處理器以及第二處理器，其中，第一處理器，用于空調(diào)控制器的操作指令；第一處理器還用于根據(jù)操作指令執(zhí)行第一程序，生成第一結(jié)果數(shù)據(jù)并發(fā)送第一時間脈沖；第二處理器，與第一處理器建立通信關(guān)系，用于根據(jù)第一時間脈沖執(zhí)行第二程序，其中，第二程序以第一結(jié)果數(shù)據(jù)作為執(zhí)行參數(shù)。
[0009]在本發(fā)明實施例中，采用第一處理器接收空調(diào)控制器的操作指令；第一處理器根據(jù)操作指令執(zhí)行第一程序，生成第一結(jié)果數(shù)據(jù)；在第一處理器執(zhí)行第一程序之后，第一處理器向第二處理器發(fā)送第一時間脈沖，使得第二處理器根據(jù)第一時間脈沖執(zhí)行第二程序，其中，第二程序以第一結(jié)果數(shù)據(jù)作為執(zhí)行參數(shù)。解決了現(xiàn)有的多核伺服驅(qū)動器中采用同步全局時鐘來執(zhí)行程序的方案不能解決實現(xiàn)多處理器先后執(zhí)行程序的技術(shù)問題。
【附圖說明】
[0010]此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
[0011]圖1是根據(jù)本發(fā)明實施例的一種空調(diào)伺服驅(qū)動器的工作方法的流程圖；
[0012]圖2是根據(jù)本發(fā)明實施例的一種可選的空調(diào)伺服驅(qū)動器的工作方法示意圖；
[0013]圖3是根據(jù)本發(fā)明實施例的一種可選的空調(diào)伺服驅(qū)動器的工作方法的時序圖；
[0014]圖4是根據(jù)本發(fā)明實施例的一種可選的空調(diào)伺服驅(qū)動器的工作方法的時序圖；
[0015]圖5是根據(jù)本發(fā)明實施例的一種可選的空調(diào)伺服驅(qū)動器的工作方法的時序圖；以及
[0016]圖6是根據(jù)本發(fā)明實施例的一種空調(diào)伺服驅(qū)動器的結(jié)構(gòu)示意圖。
【具體實施方式】
[0017]為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分的實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。
[0018]需要說明的是，本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”等是用于區(qū)別類似的對象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。
[0019]實施例一
[0020]根據(jù)本發(fā)明實施例，提供了一種空調(diào)伺服驅(qū)動器的工作方法的實施例，需要說明的是，在附圖的流程圖示出的步驟可以在諸如一組計算機(jī)可執(zhí)行指令的計算機(jī)系統(tǒng)中執(zhí)行，并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。
[0021]圖1是根據(jù)本發(fā)明實施例的空調(diào)伺服驅(qū)動器的工作方法，該空調(diào)伺服驅(qū)動器可以為多核驅(qū)動器，該空調(diào)驅(qū)動器可以至少包括第一處理器以及第二處理器，如圖1所示，該方法可以包括如下步驟:
[0022]步驟S12，第一處理器接收空調(diào)控制器的操作指令。
[0023]在上述步驟S12中，第一處理器接收上位機(jī)即上述空調(diào)控制器發(fā)送的操作指令。
[0024]步驟S14，第一處理器根據(jù)操作指令執(zhí)行第一程序，生成第一結(jié)果數(shù)據(jù)。
[0025]在上述步驟S14中，第一處理器可以根據(jù)接收到的操作指令執(zhí)行伺服驅(qū)動器的存儲器中存儲的第一程序，第一程序的執(zhí)行結(jié)果為上述第一結(jié)果數(shù)據(jù)。
[0026]步驟S16，在第一處理器執(zhí)行第一程序之后，第一處理器向第二處理器發(fā)送第一時間脈沖，使得第二處理器根據(jù)第一時間脈沖執(zhí)行第二程序，其中，第二程序以第一結(jié)果數(shù)據(jù)作為執(zhí)行參數(shù)。
[0027]在上述步驟S16中，上述第二處理器可以與第一處理器通過總線(并口、SPI以及UART總線)連接，第一處理器處理完上述第一程序之后，可以向第二處理器發(fā)送第一時間脈沖信號，上述第二處理器可以根據(jù)上述第一時間脈沖信號執(zhí)行存儲器中存儲的第二程序。
[0028]需要說明的是，在本實施例中，第一處理器處理完第一程序之后，可以向第二處理器發(fā)送脈沖信號即上述第一時間脈沖信號，上述第一時間脈沖信號可以用于提醒第二處理器第一處理器已經(jīng)處理完程序，第二處理器在接收到脈沖信號之后，可以執(zhí)行第二程序。
[0029]本發(fā)明實施例首先通過第一處理器接收空調(diào)控制器的操作指令，然后，第一處理器根據(jù)操作指令執(zhí)行第一程序，生成第一結(jié)果數(shù)據(jù)；最后，在第一處理器執(zhí)行第一程序之后，第一處理器向第二處理器發(fā)送第一時間脈沖，使得第二處理器根據(jù)第一時間脈沖執(zhí)行第二程序，其中，第二程序以第一結(jié)果數(shù)據(jù)作為執(zhí)行參數(shù)，解決了現(xiàn)有的多核伺服驅(qū)動器中采用同步全局時鐘來執(zhí)行程序的方案不能解決實現(xiàn)多處理器先后執(zhí)行程序。與現(xiàn)有技術(shù)相比，本方案可以實現(xiàn)控制多核伺服器中的兩個芯片(處理器)先后工作的效果。
[0030]在一種優(yōu)選的實施例中，上述第一處理器可以為DSP，上述第二處理器可以為FPGA，在本實施例中，DSP在處理完第一程序的時候，可以向FPGA發(fā)送一個時間脈沖，F(xiàn)PGA在接收到時間脈沖之后，可以確定DSP已經(jīng)處理完畢第一程序，F(xiàn)PGA則處理第二程序。本實施例可以實現(xiàn)控制DSP與FPGA先后工作(按照時序工作)。
[0031]在一種可選的實施例中，步驟S16，第一處理器向第二處理器發(fā)送第一時間脈沖，使得第二處理器根據(jù)第一時間脈沖執(zhí)行第二程序的步驟可以包括:
[0032]步驟S161，第二處理器接收第一時間脈沖。
[0033]步驟S162，第二處理器在延遲第一預(yù)設(shè)時長之后執(zhí)行第二程序。
[0034]在上述步驟S161至步驟S162中，第二處理器在接收到第一脈沖之后，可以第一預(yù)設(shè)時長之后執(zhí)行第二程序。
[0035]在一種可選的實施例中，在步驟S16第二處理器根據(jù)第一時間脈沖執(zhí)行第二程序之后，本實施例提供的方法還包括:
[0036]步驟S17，第二處理器在延遲第二預(yù)設(shè)時長之后向第一處理器發(fā)送第二時間脈沖。
[0037]在上述步驟S17中，第二處理器在處理完第二程序之后，可以在延遲第二預(yù)設(shè)時長之后再向第一處理器發(fā)送上述第二時間脈沖。
[0038]在一種可選地的實施例中，第二處理器將執(zhí)行第二程序生成的第二結(jié)果數(shù)據(jù)發(fā)送至總線，其中，在步驟S17第二處理器在延遲第二預(yù)設(shè)時長之后向第一處理器發(fā)送第二時間脈沖之后，本實施例提供的方法還包括:
[0039]步驟S18，第一處理器根據(jù)第二時間脈沖獲取總線上的第二結(jié)果數(shù)據(jù)。
[0040]在上述步驟S18，第一處理器與第二處理可以通過總線連接，第二處理器可以將執(zhí)行第二程序的第二結(jié)果數(shù)據(jù)發(fā)送至總線，第一處理器在接收到第二處理器發(fā)送的上述第二時間脈沖之后，可以從總線上述獲取上述第二結(jié)果數(shù)據(jù)。
[0041]步驟S19，第一處理器執(zhí)行第三程序，其中，第三程序以第二結(jié)果數(shù)據(jù)作為執(zhí)行參數(shù)。
[0042]在上述步驟S19中，上述第一處理器可以采取上述第二結(jié)果數(shù)據(jù)作為第三程序的執(zhí)行參數(shù)，并生成執(zhí)行結(jié)果數(shù)據(jù)。
[0043]在一種可選的實施例中，在步驟S19，DSP執(zhí)行第三程序之后，本實施例提供的方法還包括:
[0044]步驟S20，第一處理器將第三程序的執(zhí)行結(jié)果數(shù)據(jù)反饋至所空調(diào)控制器。
[0045]在上述步驟S20中，第一處理器可以將上述第三程序的執(zhí)行結(jié)果數(shù)據(jù)反饋至空調(diào)控制器。
[0046]在一種可選的實施中，第一處理器可以為DSP，第二處理器可以為FPGA，如圖2所示，DSP與FPGA通過總線連接，DSP可以通過IRQ信號線發(fā)送第一時間脈沖，F(xiàn)PGA可以通過ACK信號線發(fā)送第二時間脈沖。
[0047]下面以DSP與FPGA為例，介紹本申請的一種優(yōu)選的實施例:
[0048]圖3為DSP與FPGA工作的時序圖，從圖3中的時序圖可知，本實施例可以為如下步驟:
[0049]步驟S30，DSP處理完A1程序，通過IRQ信號線給FGPA —個脈沖信號。
[0050]在上述步驟S30中，DSP在處理完A1程序之后，可以將處理A1程序的結(jié)果數(shù)據(jù)發(fā)送至總線。
[0051]步驟32，F(xiàn)PGA接收到IRQ脈沖信號后，根據(jù)設(shè)定延時tl后處理B1