本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種信號接收裝置和信號處理設(shè)備。

背景技術(shù)：

隨著微電子技術(shù)的發(fā)展，高速和低功耗在集成電路中變得越來越重要。在半導(dǎo)體器件的制造工藝中，可以通過減小柵極氧化物的厚度來提高操作速度，但是這會限制在柵極氧化物上所允許的電場強(qiáng)度。當(dāng)操作電源電壓高于器件的耐受電壓(例如，柵極氧化物所允許的電壓)時，傳統(tǒng)的輸入輸出i/o結(jié)構(gòu)將不能正常工作。

因此，有必要提出一種方案使得耐壓低的器件能夠工作在高的電源電壓下。

技術(shù)實(shí)現(xiàn)要素：

本公開的一個實(shí)施例的目的在于提出一種信號接收裝置，其能夠利用低耐壓的器件以簡單的結(jié)構(gòu)實(shí)現(xiàn)在更高的電源電壓下工作。

根據(jù)本公開的一個實(shí)施例，提供一種信號接收裝置，包括：輸入端，用于接收來自外部的輸入信號；第一電路部分，包括第一pmos晶體管、使能開關(guān)、第一保護(hù)開關(guān)和第一傳輸門，所述使能開關(guān)連接在所述第一pmos晶體管和第一電源軌之間，所述第一保護(hù)開關(guān)連接在第一節(jié)點(diǎn)和所述第一pmos晶體管之間，其中所述第一pmos晶體管的柵極經(jīng)第一傳輸門連接至所述輸入端，所述第一傳輸門用于對輸入信號的電壓進(jìn)行鉗位，并將鉗位的電壓輸入到所述第一pmos晶體管的柵極，所述使能開關(guān)受第一使能信號的控制而導(dǎo)通或斷開，所述第一保護(hù)開關(guān)被設(shè)置為在第一pmos晶體管導(dǎo)通時保持導(dǎo)通；第二電路部分， 包括下拉晶體管、第一nmos晶體管、第二保護(hù)開關(guān)和第二傳輸門，所述第一nmos晶體管連接在輸出節(jié)點(diǎn)和第二電源軌之間，所述第二保護(hù)開關(guān)連接在所述輸出節(jié)點(diǎn)與第一節(jié)點(diǎn)之間，所述下拉晶體管并聯(lián)連接在所述輸出節(jié)點(diǎn)與所述第二電源軌之間，其中所述第一nmos晶體管的柵極經(jīng)第二傳輸門連接至所述輸入端，所述第二傳輸門用于對輸入信號的電壓進(jìn)行鉗位，并將鉗位的電壓輸入到所述第一nmos晶體管的柵極，所述第二保護(hù)開關(guān)被設(shè)置為在所述第一nmos晶體管導(dǎo)通時保持導(dǎo)通，所述下拉晶體管受第二使能信號的控制而導(dǎo)通或斷開；其中，所述第一電源軌和第二電源軌兩者之間提供第一電源域電壓，并且，構(gòu)成所述第一傳輸門、所述第二傳輸門、所述第一pmos晶體管、所述使能開關(guān)、所述第一保護(hù)開關(guān)、所述第一nmos晶體管、所述下拉晶體管和所述第二保護(hù)開關(guān)的各器件的耐受電壓低于所述第一電源域電壓。

在一個實(shí)施方式中，所述第一使能信號和所述第二使能信號在邏輯上相同。

在一個實(shí)施方式中，所述使能開關(guān)連接在所述第一pmos晶體管和所述第一電源軌之間；所述第一保護(hù)開關(guān)連接在所述第一節(jié)點(diǎn)和所述第一pmos晶體管之間。

在一個實(shí)施方式中，所述輸出節(jié)點(diǎn)操作連接到內(nèi)核電路，所述內(nèi)核電路工作在比所述第一電源域低的第二電源域(例如，用于內(nèi)核電路的電源域，也稱作內(nèi)核電源域)。

在一個實(shí)施方式中，所述裝置還包括：使能信號產(chǎn)生電路，用于根據(jù)來自內(nèi)核電路的控制信號，產(chǎn)生所述第一使能信號和第二使能信號。

在一個實(shí)施方式中，所述使能信號產(chǎn)生電路包括差分放大器，其中：所述差分放大器的一個輸入接收所述控制信號，另一個輸入接收所述控制信號的反，并且所述差分放大器的一個輸出端輸出所述第一使能信號。

在一個實(shí)施方式中，所述差分放大器包括：左支電路部分，連接在所述第一電源軌與所述第二電源軌之間，所述左支電路部分包括第二nmos晶體管和第二pmos晶體管，其中所述第二nmos晶體管的漏 極經(jīng)第三保護(hù)開關(guān)和第四保護(hù)開關(guān)連接至第二節(jié)點(diǎn)，所述第二nmos晶體管的源極連接至所述第二電源軌，所述第二pmos晶體管的源極連接至所述第一電源軌，所述第二pmos晶體管的漏極連接至所述第二節(jié)點(diǎn)，所述第三保護(hù)開關(guān)和所述第四保護(hù)開關(guān)保持導(dǎo)通；右支電路部分，連接在所述第一電源軌與所述第二電源軌之間，所述右支電路部分包括第三nmos晶體管和第三pmos晶體管，其中所述第三nmos晶體管的漏極經(jīng)第五保護(hù)開關(guān)和第六保護(hù)開關(guān)連接至第三節(jié)點(diǎn)，所述第三nmos晶體管的源極連接至所述第二電源軌，所述第三pmos晶體管的源極連接至所述第一電源軌，所述第三pmos晶體管的漏極連接至所述第三節(jié)點(diǎn)；所述第五保護(hù)開關(guān)和所述第六保護(hù)開關(guān)保持導(dǎo)通；其中，所述第二pmos晶體管的柵極連接至所述第三節(jié)點(diǎn)，所述第三pmos晶體管的柵極連接至所述第二節(jié)點(diǎn)；并且所述第二節(jié)點(diǎn)或所述第三節(jié)點(diǎn)中的一個作為所述輸出端輸出所述第一使能信號。

在一個實(shí)施方式中，所述裝置還包括：級聯(lián)的一個或多個反相器，連接在所述輸出節(jié)點(diǎn)和所述內(nèi)核電路之間，用于將所述輸出節(jié)點(diǎn)的信號輸入到所述內(nèi)核電路，其中所述一個或多個反相器工作在所述內(nèi)核電源域。

在一個實(shí)施方式中，所述第一傳輸門受第一參考信號的控制，所述第二傳輸門受第二參考信號的控制，所述第一電源軌的電壓與第一參考信號的電壓之差等于所述第二參考信號的電壓與第二電源軌的電壓之差。

在一個實(shí)施方式中，所述第四保護(hù)開關(guān)和所述第六保護(hù)開關(guān)受第一參考信號的控制，所述第三保護(hù)開關(guān)和所述第五保護(hù)開關(guān)受第二參考信號的控制，所述第一電源軌的電壓與第一參考信號的電壓之差等于所述第二參考信號的電壓與第二電源軌的電壓之差。

在一個實(shí)施方式中，所述第二使能信號為來自內(nèi)核電路的控制信號或者為所述控制信號的反。

根據(jù)本公開的另一個實(shí)施例，提供一種信號處理設(shè)備，包括：如上述任一實(shí)施例所述的信號接收裝置和內(nèi)核電路；所述內(nèi)核電路用于接收 并處理從所述信號接收裝置輸出的信號。

通過以下參照附圖對本公開的示例性實(shí)施例的詳細(xì)描述，本公開的其它特征、方面及其優(yōu)點(diǎn)將會變得清楚。

附圖說明

附圖構(gòu)成本說明書的一部分，其描述了本公開的示例性實(shí)施例，并且連同說明書一起用于解釋本發(fā)明的原理，在附圖中：

圖1示出了根據(jù)本公開一個實(shí)施例的信號接收裝置的示意圖；

圖2示出了根據(jù)本公開另一個實(shí)施例的信號接收裝置的示意圖；

圖3示出了根據(jù)本公開又一個實(shí)施例的信號接收裝置的示意圖；

圖4示出了根據(jù)本公開再一個實(shí)施例的信號接收裝置的示意圖；

圖5示出了圖4所示實(shí)施例中不同節(jié)點(diǎn)的模擬波形圖；

圖6示出了根據(jù)本公開一個實(shí)施例的信號處理設(shè)備的示意圖。

具體實(shí)施方式

現(xiàn)在將參照附圖來詳細(xì)描述本公開的各種示例性實(shí)施例。應(yīng)理解，除非另外具體說明，否則在這些實(shí)施例中闡述的部件和步驟的相對布置、數(shù)字表達(dá)式和數(shù)值不應(yīng)被理解為對本發(fā)明范圍的限制。

此外，應(yīng)當(dāng)理解，為了便于描述，附圖中所示出的各個部件的尺寸并不必然按照實(shí)際的比例關(guān)系繪制，例如某些層的厚度或?qū)挾瓤梢韵鄬τ谄渌麑佑兴浯蟆?/p>

以下對示例性實(shí)施例的描述僅僅是說明性的，在任何意義上都不作為對本發(fā)明及其應(yīng)用或使用的任何限制。

對于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和裝置可能不作詳細(xì)討論，但在適用這些技術(shù)、方法和裝置情況下，這些技術(shù)、方法和裝置應(yīng)當(dāng)被視為本說明書的一部分。

應(yīng)注意，相似的標(biāo)號和字母在下面的附圖中表示類似項(xiàng)，因此，一旦某一項(xiàng)在一個附圖中被定義或說明，則在隨后的附圖的說明中將不需要對其進(jìn)行進(jìn)一步討論。

圖1示出了根據(jù)本公開一個實(shí)施例的信號接收裝置100的示意圖。

如圖1所示，信號接收裝置100包括輸入端101，用于接收來自外部的輸入信號。盡管這里輸入端101被示出為焊盤(pad)，然而應(yīng)理解，本發(fā)明不限于此，輸入端101也可以包括布線、電極等等。

信號接收裝置100還包括第一電路部分102，連接在第一電源軌103和第一節(jié)點(diǎn)104之間。第一電路部分102包括第一pmos晶體管112、使能開關(guān)122、第一保護(hù)開關(guān)132和第一傳輸門105。這里，需要注意，本領(lǐng)域技術(shù)人員將顯然地理解，晶體管和/或開關(guān)的串聯(lián)/并聯(lián)連接一般是針對其電流傳輸端子(例如，源極/漏極)而言，而并非是針對其控制端子(例如，柵極)。參看附圖將更明白地理解這一點(diǎn)。

在圖1所示的示例中，使能開關(guān)122連接在第一pmos晶體管112和第一電源軌103之間，第一保護(hù)開關(guān)132連接在第一節(jié)點(diǎn)104和第一pmos晶體管112之間。

第一pmos晶體管112的柵極可以經(jīng)第一傳輸門105連接至輸入端101。使能開關(guān)122受第一使能信號ienh的控制而導(dǎo)通或斷開。

這里，第一傳輸門105用于對輸入信號的電壓進(jìn)行鉗位，并將鉗位的電壓輸入到第一pmos晶體管112的柵極。在一個示例中，第一傳輸門105可以用pmos晶體管來實(shí)現(xiàn)，如圖1所示。在該示例中，第一傳輸門105的控制端子(例如，pmos晶體管105的柵極)可以連接到參考電位refp，如下面將更詳細(xì)說明的。

第一保護(hù)開關(guān)132被設(shè)置為在使能開關(guān)導(dǎo)通時保持導(dǎo)通。這里，第一保護(hù)開關(guān)132可以由pmos晶體管實(shí)現(xiàn)，如圖1中所示，其柵極連接到參考電位refp。

信號接收裝置100還包括第二電路部分106，連接在第二電源軌107和第一節(jié)點(diǎn)104之間。如圖1所示，第二電路部分106可以包括下拉晶體管116、第一nmos晶體管126、第二保護(hù)開關(guān)136和第二傳輸門109。第一nmos晶體管126連接在輸出節(jié)點(diǎn)108和第二電源軌107之間，第二保護(hù)開關(guān)136連接在輸出節(jié)點(diǎn)108與第一節(jié)點(diǎn)104之間，下拉晶體管116并聯(lián)連接在第一nmos晶體管126和第二保護(hù)開關(guān)136之間的 輸出節(jié)點(diǎn)108與第二電源軌107之間。

第一nmos晶體管126的柵極可以經(jīng)第二傳輸門109連接至輸入端101。第二傳輸門109用于對輸入信號的電壓進(jìn)行鉗位，并將鉗位的電壓輸入到第一nmos晶體管126的柵極。在一個示例中，第二傳輸門109可以用nmos晶體管來實(shí)現(xiàn)，如圖1所示。在該示例中，第二傳輸門109的控制端子(例如，nmos晶體管109的柵極)可以連接到參考電位refn，如下面將更詳細(xì)說明的。

第二保護(hù)開關(guān)136被設(shè)置為在使能開關(guān)導(dǎo)通時保持導(dǎo)通。這里，第二保護(hù)開關(guān)136可以由nmos晶體管實(shí)現(xiàn)，如圖1中所示，其柵極連接到參考電位refn。

下拉晶體管116受第二使能信號ienc的控制而導(dǎo)通或斷開。在一個實(shí)施例中，第一使能信號ienh和第二使能信號ienc在邏輯上相同。

這里，第一電源軌103和第二電源軌107兩者之間可以提供第一電源域電壓。例如，第一電源軌提供電源電壓vdd33(第一電源電壓)，例如3.3v，第二電源軌接地(第二電源電壓)，例如0v；相應(yīng)地，第一電源域電壓為3.3v。這里，“連接到某電源軌”也可以被理解為連接到相應(yīng)的電源電壓。

在該示例中，構(gòu)成第一傳輸門105、第二傳輸門109、第一pmos晶體管112、使能開關(guān)122、第一保護(hù)開關(guān)132、第一nmos晶體管126、下拉晶體管116和第二保護(hù)開關(guān)136的各器件的耐受電壓低于該第一電源域電壓。例如，在一些實(shí)施方式中，第一電源域電壓相應(yīng)為3.3v，各器件的耐受電壓被設(shè)置為1.8v。

另外，第一電源軌103的電壓與第一參考信號refp的電壓之差可以基本等于第二參考信號refn的電壓與第二電源軌107的電壓之差，從而保證各器件能正常工作。作為一個非限制性示例，對于3.3v的第一電源域電壓，例如，第一參考信號refp的電壓可以為1.5v，第二參考信號refn的電壓可以為1.8v。

另外，在一些實(shí)施例中，輸入信號的脈沖的最大振幅(即，最高電壓和最低電壓之差)可以與第一電源域電壓相當(dāng)，例如為3.3v。

盡管這里未具體示出示例中晶體管或者開關(guān)的具體參數(shù)，但是本領(lǐng)域技術(shù)人員將容易理解，基于本發(fā)明的教導(dǎo)，可以根據(jù)設(shè)計的需要而自由地選擇或者設(shè)置各器件的具體參數(shù)。

下面列舉一個例子對如圖1所示的實(shí)施例的信號接收裝置100的操作過程進(jìn)行說明。

設(shè)輸入端101接收的來自外部的輸入信號電壓范圍為0至3.3v，第一使能信號ienh被斷言(即，第一使能信號ienh有效，例如使得使能開關(guān)122導(dǎo)通)，而第二使能信號ienc未被斷言。下面說明假設(shè)在時刻a(見圖5)，輸入信號為高電位(3.3v)的情況下信號接收裝置100的操作。

第一使能信號ienh被斷言，使得使能開關(guān)122導(dǎo)通。由于第一傳輸門105受第一參考信號refp控制而導(dǎo)通，因此，高電位通過第一傳輸門105傳輸?shù)焦?jié)點(diǎn)pad_h。換而言之，節(jié)點(diǎn)pad_h處于其自身處的高電位(例如，接近或略小于3.3v)。另一方面，輸入信號被第二傳輸門109鉗位，使得節(jié)點(diǎn)pad_l處于其自身處的高電位(例如，接近或小于約1.5v)。

此時，pad_h處于其自身的高電位，使得第一pmos晶體管112截止(而不管使能開關(guān)122是否被第一使能信號ienh導(dǎo)通)；而pad_l處于其自身的高電位，使得第一nmos晶體管126導(dǎo)通；從而在節(jié)點(diǎn)pad_n(即，輸出節(jié)點(diǎn)108)處產(chǎn)生其自身處的低電位(例如，接近0v)。

另外，盡管pad_h處于高電位，但是第一pmos晶體管112的柵極與源極/漏極之間、柵極與背柵之間、以及其源極與漏極之間的電壓差等都小于或等于第一pmos晶體管112的耐受電壓，從而使得第一pmos晶體管112安全。類似地，盡管節(jié)點(diǎn)pad_l處于其自身處的高電位(例如，1.5v)，然而第一nmos晶體管126的柵極與源極/漏極之間以及其源極與漏極之間的電壓差等都小于或等于第一nmos晶體管126的耐受電壓，從而使得第一nmos晶體管126安全。同樣的，其余各開關(guān)或者器件亦工作在安全范圍內(nèi)。

下面說明假設(shè)輸入信號由高電位下降變?yōu)闀r刻b(見圖5)時的低 電位(0v)的情況下信號接收裝置100的操作。

第一使能信號ienh被斷言，使得使能開關(guān)122導(dǎo)通。第一傳輸門105受第一參考信號refp控制而導(dǎo)通，然而由于輸入信號為低電位，因此，節(jié)點(diǎn)pad_h從高電位下降并被鉗位在其自身的低電位，例如接近參考信號refp的電位vrefp+閾值電壓的電位(例如，2v，如圖5所示)。從而，第一pmos晶體管112導(dǎo)通。同時，第一保護(hù)開關(guān)132的柵極源極電壓vgs小于其閾值vth，使得第一保護(hù)開關(guān)132導(dǎo)通。另一方面，輸入信號通過第二傳輸門109傳輸?shù)焦?jié)點(diǎn)pad_l，使得節(jié)點(diǎn)pad_l處于其自身處的低電位(例如，0v)。

此時，第一電路部分(包括第一pmos晶體管112、使能開關(guān)122以及第一保護(hù)開關(guān)132)導(dǎo)通，而第一nmos晶體管126截止。此時第二保護(hù)開關(guān)136先處于導(dǎo)通(其vgs大于其閾值vth)，從而將節(jié)點(diǎn)pad_n的電位拉高至第二參考信號的電位vrefn減去其vth(vrefn-vth)的電平，之后第二保護(hù)開關(guān)136截止，從而在節(jié)點(diǎn)pad_n(即，輸出節(jié)點(diǎn)108)處維持在該上拉電位(vrefn-vth)，即其自身處的高電位(例如，接近1.2v)。在這種情況下，如果節(jié)點(diǎn)pad_n的電位從(vrefn-vth)下落的話，則導(dǎo)致第二保護(hù)開關(guān)136導(dǎo)通，從而使節(jié)點(diǎn)pad_n的電位維持在該電平(vrefn-vth)。

類似地，各開關(guān)或者器件亦工作在安全范圍內(nèi)。

在第一使能信號ienh未被斷言，第二使能信號ienc被斷言的情況下，使能開關(guān)122截止，下拉晶體管116導(dǎo)通，從而將節(jié)點(diǎn)pad_n(即，輸出節(jié)點(diǎn)108)處的電平下拉至接近0v。

需要說明的是，本公開提供的信號輸出裝置的輸出節(jié)點(diǎn)設(shè)置在了第一nmos晶體管126和第二保護(hù)開關(guān)136之間，從而使得本發(fā)明不需要額外設(shè)置部件(例如，傳輸門)來降低輸出節(jié)點(diǎn)輸出的電壓，簡化了電路結(jié)構(gòu)。

在一個實(shí)施例中，如圖1所示，輸出節(jié)點(diǎn)108可以操作地連接到內(nèi)核電路。一般地，內(nèi)核電路處于比第一電源域(例如，3.3v)低的第二電源域，也即，內(nèi)核電路以第二電源電壓(例如，1v)工作。

圖2示出了根據(jù)本公開另一個實(shí)施例的信號接收裝置200的示意圖。與圖1所示實(shí)施例相比，圖2所示的信號接收裝置200還可以包括用于產(chǎn)生第一使能信號ienh和第二使能信號ienc的使能信號產(chǎn)生電路201。在一種實(shí)現(xiàn)方式中，使能信號產(chǎn)生電路201根據(jù)來自內(nèi)核電路的控制信號，產(chǎn)生第一使能信號ienh和第二使能信號ienc。作為使能信號產(chǎn)生電路的一個具體實(shí)現(xiàn)方式，使能信號產(chǎn)生電路201可以包括差分放大器，其中：差分放大器的一個輸入接收控制信號，另一個輸入接收控制信號的反，并且差分放大器的一個輸出端輸出第一使能信號ienh。作為另一個實(shí)現(xiàn)方式，使能信號產(chǎn)生電路201可以包括電平移位器，用于對來自信號接收裝置外部(例如，內(nèi)核電路)的控制信號進(jìn)行電平移位，從而產(chǎn)生第一使能信號ienh。此外，可以以控制信號ie或控制信號ie的反作為第二使能信號ienc來控制下拉晶體管116導(dǎo)通或斷開。當(dāng)控制信號ie為高電平有效時，可以以控制信號ie的反(例如通過設(shè)置反相器實(shí)現(xiàn)對控制信號ie取反)作為第二使能信號ienc，當(dāng)控制信號ie為低電平有效時，可以直接以控制信號ie作為第二使能信號ienc。

圖3示出了根據(jù)本公開又一個實(shí)施例的信號接收裝置300的示意圖。如圖3所示，該實(shí)施例中的使能信號產(chǎn)生電路201包括差分放大器，差分放大器包括左支電路部分和右支電路部分。下面結(jié)合圖3對差分放大器的結(jié)構(gòu)進(jìn)行詳細(xì)說明。

首先對左支電路部分進(jìn)行說明。

左支電路部分連接在第一電源軌103與第二電源軌107之間。左支電路部分包括第二nmos晶體管301和第二pmos晶體管302。第二nmos晶體管301的漏極經(jīng)第三保護(hù)開關(guān)303和第四保護(hù)開關(guān)304連接至第二節(jié)點(diǎn)309，第二nmos晶體管301的源極連接至第二電源軌107。第二pmos晶體管302的源極連接至第一電源軌103，第二pmos晶體管302的漏極連接至第二節(jié)點(diǎn)309。第三保護(hù)開關(guān)303和第四保護(hù)開關(guān)304被設(shè)置為保持導(dǎo)通。例如，第三保護(hù)開關(guān)303可以由nmos晶體管實(shí)現(xiàn)，受第二參考信號refn的控制；而第四保護(hù)開關(guān)304可 以由pmos晶體管實(shí)現(xiàn)，受第一參考信號refp的控制。通過調(diào)節(jié)第一參考信號refp和第二參考信號refn的大小，可以使得第三保護(hù)開關(guān)303和第四保護(hù)開關(guān)304保持導(dǎo)通。在一個實(shí)施例中，第一參考信號的電壓和第二參考信號的電壓可以被設(shè)置為第一電源域電壓的中值的±20％范圍內(nèi)。例如，第一參考信號的電壓可以為1.5v，第二參考信號的電壓可以為1.8v。

下面對右支電路部分進(jìn)行說明。

右支電路部分連接在第一電源軌103與第二電源軌107之間，右支電路部分包括第三nmos晶體管305和第三pmos晶體管306，第三nmos晶體管305的漏極經(jīng)第五保護(hù)開關(guān)307和第六保護(hù)開關(guān)308連接至第三節(jié)點(diǎn)310，第三nmos晶體管305的源極連接至第二電源軌107。第三pmos晶體管306的源極連接至第一電源軌103，第三pmos晶體管306的漏極連接至第三節(jié)點(diǎn)310。第五保護(hù)開關(guān)307和第六保護(hù)開關(guān)308被設(shè)置為保持導(dǎo)通。例如，第五保護(hù)開關(guān)307可以由nmos晶體管實(shí)現(xiàn)，受第二參考信號refn的控制；而第六保護(hù)開關(guān)308可以由pmos晶體管實(shí)現(xiàn)，受第一參考信號refp的控制。通過調(diào)節(jié)第一參考信號refp和第二參考信號refn的大小，可以使得第五保護(hù)開關(guān)307和第六保護(hù)開關(guān)308保持導(dǎo)通。

另外，第二pmos晶體管302的柵極連接至第三節(jié)點(diǎn)310，第三pmos晶體管306的柵極連接至第二節(jié)點(diǎn)309。第二節(jié)點(diǎn)309或第三節(jié)點(diǎn)310中的一個可以作為輸出端輸出第一使能信號ienh。

在圖3所示的差分放大器中，控制信號ie可以來自于例如內(nèi)核電路。第二nmos晶體管301的柵極作為一個輸入端來接收控制信號ie的反(經(jīng)過一個反相器)；第三nmos晶體管305的柵極作為另一個輸入端來接收控制信號ie(經(jīng)過兩個反相器)。在這種情況下，第三節(jié)點(diǎn)310作為輸出端輸出第一使能信號ienh。但這并非是限制性的，在其他的實(shí)施例中，第二nmos晶體管301的柵極可以作為一個輸入端來接收控制信號ie；第三nmos晶體管305的柵極可以作為另一個輸入端來接收控制信號ie的反；在這種情況下，第二節(jié)點(diǎn)309作為輸出端 輸出第一使能信號ienh。圖3示意性地示出了通過第三節(jié)點(diǎn)310作為輸出端輸出第一使能信號ienh的情況。

在圖3所示的實(shí)施例中，當(dāng)控制信號ie為高電平時，第二nmos晶體管301截止，第三nmos晶體管305、第五保護(hù)開關(guān)307和第六保護(hù)開關(guān)308導(dǎo)通，使得第三節(jié)點(diǎn)310被下拉，例如至其自身的低電平，從而第三節(jié)點(diǎn)310輸出的第一使能信號ienh為其自身的低電平。此時，控制信號ie的反被輸出作為第二使能信號ienc，其也為低電平。從而，使能開關(guān)112導(dǎo)通，下拉晶體管116斷開。

當(dāng)控制信號ie為低電平時，第三nmos晶體管305截止，第二nmos晶體管301、第三保護(hù)開關(guān)303和第四保護(hù)開關(guān)304導(dǎo)通，使得第二節(jié)點(diǎn)309被下拉，例如至自自身的低電平。從而，第三pmos晶體管306導(dǎo)通，使得第三節(jié)點(diǎn)310被上拉至其自身的高電平。從而，第三節(jié)點(diǎn)310輸出的第一使能信號ienh為其自身的高電平。此時，第二使能信號ienc也為高電平。從而，使能開關(guān)112斷開，下拉晶體管116導(dǎo)通。

圖4示出了根據(jù)本公開又一個實(shí)施例的信號接收裝置400的示意圖。與圖3所示實(shí)施例相比，圖4所示所示信號接收裝置400還可以包括：級聯(lián)的一個或多個反相器401。圖4示意性地示出了三個反相器401，級聯(lián)的反相器401連接在輸出節(jié)點(diǎn)108和內(nèi)核電路之間，以將所述輸出節(jié)點(diǎn)108的信號輸入到內(nèi)核電路。其中，所述一個或多個反相器401工作在比第一電源域(例如，第一電源域電壓為3.3v)低的內(nèi)核電源域(例如，相應(yīng)的第二電源域電壓為1v)。

另外，也可以在圖1或圖2所示實(shí)施例的基礎(chǔ)上增加圖4所示級聯(lián)的一個或多個反相器401，在此不再贅述。

圖5示出了圖4所示實(shí)施例中不同節(jié)點(diǎn)的模擬波形圖。如圖5所示，當(dāng)從pad輸入的電壓為3.3v時，pad_n輸出的電壓約為1.2v，經(jīng)過級聯(lián)反相器后在c節(jié)點(diǎn)輸出的電壓為1.02v左右。

由此可見，本公開提供的信號輸入裝置，針對處于高的電源域的輸入信號，利用耐受電壓低于高的電源域的電源閾電壓的器件(也可以稱 為處于低的電源域的器件)，將輸入信號的電壓轉(zhuǎn)換為適合于供處于低的電源域的電路(例如，內(nèi)核電路)使用的電壓。在實(shí)際應(yīng)用中，可以根據(jù)需求選擇各器件的尺寸等參數(shù)來實(shí)現(xiàn)輸入信號電壓到期望電壓的轉(zhuǎn)換。

圖6示出了根據(jù)本公開一個實(shí)施例的信號處理設(shè)備的示意圖。如圖6所示，該信號處理設(shè)備包括：上述任一實(shí)施例所述的信號接收裝置(100，200，300或400)和內(nèi)核電路；其中：內(nèi)核電路用于處理信號接收裝置輸出的信號。內(nèi)核電路可以是例如，處理器、dsp(digitalsignalprocess，數(shù)字信號處理)芯片、邏輯陣列等等。

至此，已經(jīng)詳細(xì)描述了根據(jù)本公開實(shí)施例的信號接收裝置和信號處理設(shè)備。為了避免遮蔽本公開的構(gòu)思，沒有描述本領(lǐng)域所公知的一些細(xì)節(jié)，本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實(shí)施這里公開的技術(shù)方案。另外，本說明書公開所教導(dǎo)的各實(shí)施例可以自由組合。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可以對上面說明的實(shí)施例進(jìn)行多種修改而不脫離如所附權(quán)利要求限定的本公開的精神和范圍。