時(shí)鐘信號(hào)通常被用于許多電子電路中以及針對(duì)各種目的被使用。例如，時(shí)鐘信號(hào)被用于觸發(fā)數(shù)字電路中的諸如處理器、存儲(chǔ)器裝置等的同步電路(例如，觸發(fā)器)?？梢杂酶鞣N類型的振蕩器和支持電路生成時(shí)鐘信號(hào)。時(shí)鐘信號(hào)在兩個(gè)電平(例如，邏輯高電平和邏輯低電平)之間連續(xù)轉(zhuǎn)變。時(shí)鐘信號(hào)具有由處于邏輯高電平的持續(xù)時(shí)間和處于邏輯低電平的持續(xù)時(shí)間確定的占空比。

時(shí)鐘信號(hào)的占空比通常表示為百分比。例如，具有80％高電平和20％低電平的模式的時(shí)鐘信號(hào)具有80％的占空比。在一些應(yīng)用中，可能希望時(shí)鐘信號(hào)的占空比是50％周期，其中50％占空比具有相等的高電平和低電平部分的波形。例如，如果未將50％占空比的時(shí)鐘施加至電路，則依賴于兩個(gè)時(shí)鐘邊沿的電路可能不能正確的工作。不幸的是，許多類型的電路產(chǎn)生占空比失真，并且可能難以保持50％占空比。

技術(shù)實(shí)現(xiàn)要素：

本文中公開了一種用于控制時(shí)鐘的占空比的裝置和方法。在一些實(shí)施例中，一種時(shí)鐘生成器包括占空比校正電路。所述占空比校正電路包括電荷泵和控制器。所述電荷泵包括電流源、第一輸出、和第二輸出。所述電荷泵被配置成在時(shí)鐘的正部分期間將電流從電流源路由至第一輸出，并且在所述時(shí)鐘的負(fù)部分期間將電流從電流源路由至第二輸出。所述控制器被配置成在多個(gè)時(shí)鐘周期上將從所述第一輸出累積的電荷與從所述第二輸出累積的電荷進(jìn)行比較，以確定所述時(shí)鐘的正部分和所述時(shí)鐘的負(fù)部分中的哪一個(gè)是更長(zhǎng)的。所述控制器還被配置成基于所述時(shí)鐘的正部分和所述時(shí)鐘的負(fù)部分中的哪一個(gè)是更長(zhǎng)的，生成指示施加至所述時(shí)鐘的占空比的調(diào)節(jié)量的數(shù)字值。

在其它實(shí)施例中，一種占空比校正電路包括電荷泵和控制器。所述電荷泵包括電流源、第一電流輸出端子、第二電流輸出端子、第一時(shí)鐘輸入端子、第二時(shí)鐘輸入端子、第一晶體管、第二晶體管、復(fù)位端子和復(fù)位晶體管。所述第一晶體管被聯(lián)接至所述電流源、所述第一時(shí)鐘輸入端子、和所述第一電流輸出端子，以基于斷言所述第一時(shí)鐘輸入端子處的時(shí)鐘信號(hào)將所述電流源連接到所述第一輸出端子。所述第二晶體管被聯(lián)接至所述電流源、所述第二時(shí)鐘輸入端子、和所述第二電流輸出端子，以基于斷言所述第二時(shí)鐘輸入端子處的時(shí)鐘信號(hào)的反轉(zhuǎn)版本將所述電流源連接到所述第二輸出端子。所述復(fù)位晶體管被聯(lián)接至所述第一電流輸出端子、所述第二電流輸出端子、和所述復(fù)位端子，以基于斷言所述復(fù)位端子處的信號(hào)將所述第一電流輸出端子短路到所述第二電流輸出端子。所述控制器被配置成在所述時(shí)鐘信號(hào)的多個(gè)周期上將從所述第一電流輸出累積的電荷與從所述第二電流輸出累積的電荷進(jìn)行比較，以確定所述時(shí)鐘信號(hào)的正部分和所述時(shí)鐘信號(hào)的負(fù)部分中的哪一個(gè)更長(zhǎng)。所述控制器還被配置成基于所述時(shí)鐘信號(hào)的正部分和所述時(shí)鐘信號(hào)的負(fù)部分中的哪一個(gè)是更長(zhǎng)的，生成指示施加至所述時(shí)鐘信號(hào)的占空比的調(diào)節(jié)的量的數(shù)字值。

在另外的實(shí)施例中，一種用于校正時(shí)鐘信號(hào)的占空比的方法包括在執(zhí)行積分階段之前使電荷存儲(chǔ)元件復(fù)位到相同的電壓。在所述積分階段期間，僅在所述時(shí)鐘信號(hào)的多個(gè)周期中的每一個(gè)的高部分期間改變存儲(chǔ)在這些電荷存儲(chǔ)元件中的第一電荷存儲(chǔ)元件上的電荷，并且僅在所述時(shí)鐘信號(hào)的所述多個(gè)周期中的每一個(gè)的低部分期間改變存儲(chǔ)在這些電荷存儲(chǔ)元件中的第二電荷存儲(chǔ)元件上的電荷。在所述積分階段之后，基于存儲(chǔ)在這些電荷存儲(chǔ)元件上的電荷來確定所述時(shí)鐘信號(hào)的高部分和低部分中的哪一個(gè)是更長(zhǎng)的，調(diào)節(jié)控制所述時(shí)鐘信號(hào)的占空比的數(shù)字值以減小所述時(shí)鐘信號(hào)中的是更長(zhǎng)的部分的長(zhǎng)度，并且施加所述數(shù)字值以控制所述時(shí)鐘信號(hào)的占空比。

附圖說明

對(duì)于多個(gè)不同示例的詳細(xì)描述，現(xiàn)在將參照附圖進(jìn)行說明，在這些附圖中：

圖1根據(jù)不同實(shí)施例示出了一種占空比校正電路的框圖；

圖2根據(jù)不同實(shí)施例示出了一種適于在占空比校正電路中使用的電荷泵的框圖；

圖3根據(jù)不同實(shí)施例示出了一種適于在占空比校正電路中使用的電荷泵的示意圖；

圖4根據(jù)不同實(shí)施例示出了一種用于將時(shí)鐘信號(hào)路由至占空比校正電路中的電荷泵的時(shí)鐘多路復(fù)用器的框圖；

圖5根據(jù)不同實(shí)施例示出了一種用于提供至占空比校正電路中的電荷泵的時(shí)鐘信號(hào)的時(shí)序圖；

圖6根據(jù)不同實(shí)施例示出了占空比校正電路中電荷泵隨著時(shí)鐘信號(hào)收斂到50％占空比的輸出；

圖7根據(jù)不同實(shí)施例示出了一種輸入時(shí)鐘信號(hào)和由占空比校正電路生成的占空比校正后的時(shí)鐘信號(hào)；

圖8根據(jù)不同實(shí)施例示出了一種包括環(huán)內(nèi)(in-loop)校準(zhǔn)的占空比校正電路的框圖；

圖9根據(jù)不同實(shí)施例示出了一種包括環(huán)外(off-loop)校準(zhǔn)的占空比校正電路的框圖；以及

圖10根據(jù)不同實(shí)施例示出了一種用于占空比校正的方法的流程圖。

具體實(shí)施方式

貫穿以下說明書和權(quán)利要求書，使用確定術(shù)語以指代具體的系統(tǒng)部件。如本領(lǐng)域技術(shù)人員將理解的，不同的公司可以用不同的名稱來指代部件。本文件不旨在對(duì)名稱不同但功能相同的部件之間區(qū)分。在以下討論和權(quán)利要求中，術(shù)語“包括”和“包含”以開放式方式使用，因此應(yīng)當(dāng)被解釋為意指“包括，但不限于......”。另外，術(shù)語“聯(lián)接”或“耦合”旨在意指間接或直接的有線或無線連接。因此，如果第一裝置聯(lián)接至第二裝置，則該連接可以是通過直接連接、或者通過經(jīng)由其它裝置和連接的間接連接。表述“基于”旨在意指“至少部分地基于”。因此，如果X基于Y，則X可以基于Y和任何數(shù)量的其它因子。

傳統(tǒng)的占空比校正電路被實(shí)現(xiàn)為模擬環(huán)路。雖然這種實(shí)施方式可以對(duì)校正連續(xù)時(shí)鐘信號(hào)的占空比是有效的，但突發(fā)模式應(yīng)用呈現(xiàn)顯著的問題，因?yàn)槊看萎a(chǎn)生時(shí)鐘串必須使模擬環(huán)路穩(wěn)定(settle)。用于產(chǎn)生50％占空比的環(huán)路的必要狀態(tài)在去除輸入時(shí)鐘時(shí)丟失，從而每次重新施加輸入時(shí)鐘時(shí)需要長(zhǎng)的穩(wěn)定時(shí)期。另外，由于需要連續(xù)時(shí)鐘生成以保持50％的占空比，因此還增加了占空比校正電路和施加占空比校正的系統(tǒng)的功率消耗。

本文所公開的占空比校正電路的實(shí)施例提供了在突發(fā)模式應(yīng)用中用于占空比校正的減小的穩(wěn)定時(shí)間，并且還可以通過減小電路實(shí)施方式所需的諸如電容器或電阻器的模擬濾波器部件的尺寸來降低總成本。在本公開的占空比校正電路中，在數(shù)字(而不是模擬)域中實(shí)施反饋路徑，其中數(shù)模轉(zhuǎn)換器提供偏移校正所需的模擬信號(hào)。在系統(tǒng)啟動(dòng)時(shí)，在提供輸入時(shí)鐘之后，允許占空比校正電路穩(wěn)定至期望的精度。存儲(chǔ)在穩(wěn)定的結(jié)束處提供至數(shù)模轉(zhuǎn)換器的值。如果去除時(shí)鐘并且然后在稍后的時(shí)間處再次供應(yīng)時(shí)鐘，則該環(huán)路將從允許更快的穩(wěn)定時(shí)間的先前存儲(chǔ)的數(shù)模轉(zhuǎn)換器輸入值開始。此外，一旦占空比校正電路已經(jīng)穩(wěn)定，就可以除了數(shù)模轉(zhuǎn)換器之外關(guān)閉電路的主體，這降低功率消耗。

圖1示出了根據(jù)多個(gè)不同實(shí)施例用于占空比校正(DCC)電路100的框圖。DCC電路100包括時(shí)鐘源102、可編程延遲器104、脈沖生成器106、電荷泵108、電容器110、比較器112、和校正控制邏輯114。時(shí)鐘源102可以是任何不同類型的振蕩器。由時(shí)鐘源102提供的時(shí)鐘信號(hào)124的占空比可以不是50％。時(shí)鐘源102向可編程延遲器104和脈沖生成器106提供時(shí)鐘信號(hào)124?？删幊萄舆t器104通過變化的時(shí)間延遲時(shí)鐘信號(hào)124，并且其通過從校正控制邏輯114接收的值是可控制的。在一些實(shí)施例中，可編程延遲器104可以包括將從校正控制邏輯114接收的數(shù)字值122轉(zhuǎn)換成模擬信號(hào)(例如，電壓或電流)的數(shù)模轉(zhuǎn)換器(DAC)116。可編程延遲器104可以根據(jù)模擬信號(hào)改變施加至?xí)r鐘信號(hào)124的延遲。例如，可以根據(jù)模擬信號(hào)改變通過可編程延遲器102影響時(shí)鐘信號(hào)124傳播的電容?？删幊萄舆t器102的一些實(shí)施例可以基于從校正控制邏輯114接收的數(shù)字值122以不同方式改變施加至?xí)r鐘信號(hào)124的延遲。例如，可以施加數(shù)字值122以選擇包含在可編程延遲器102中的延遲元件來生成延遲。

脈沖生成器106生成具有從時(shí)鐘源102接收的時(shí)鐘信號(hào)124的頻率的校正時(shí)鐘信號(hào)118。通過從可編程延遲器102接收的所延遲的時(shí)鐘信號(hào)確定校正后的時(shí)鐘信號(hào)118的占空比。例如，可以通過從時(shí)鐘源102接收的時(shí)鐘信號(hào)124的上升沿觸發(fā)校正后的時(shí)鐘信號(hào)118的上升沿，并且可以通過從可編程延遲器104接收的所延遲的時(shí)鐘信號(hào)的上升沿觸發(fā)校正后的時(shí)鐘信號(hào)118的下降沿。因此，可以通過改變由可編程延遲器104施加至?xí)r鐘信號(hào)124的延遲改變校正后的時(shí)鐘信號(hào)118的占空比。

電荷泵108、電容器110、和比較器112操作為占空比檢測(cè)器，以確定校正后的時(shí)鐘信號(hào)118的占空比是大于50％還是小于50％。電荷泵108包括兩個(gè)輸出端子。將電容器110聯(lián)接至所述輸出端子中的每個(gè)。在一些實(shí)施例中，可以使用單個(gè)電容器110，其中該單個(gè)電容器110的不同極板連接到電荷泵108的每個(gè)輸出端子。電荷泵108還包括基于校正后的時(shí)鐘信號(hào)118的電平將電流路由至這兩個(gè)輸出端子中的每個(gè)的切換電路。也就是說，電荷泵108在校正后的時(shí)鐘信號(hào)118的周期的“高”部分期間將電流路由至兩個(gè)輸出端子中的一個(gè)，并且在校正后的時(shí)鐘信號(hào)118的周期的“低”部分期間將電流路由至兩個(gè)輸出端子的另一個(gè)。因此，由電荷泵108提供以對(duì)一個(gè)或更多個(gè)電容器110充電的電流與校正后的時(shí)鐘信號(hào)118的占空比成比例。

圖2示出了電荷泵108的一個(gè)實(shí)施例的框圖。電荷泵108包括電流源202和開關(guān)204、206和208。在一些實(shí)施例中，電流源202可以是共射共基尾電流源。其它實(shí)施例可以包括作為電流源202的不同類型的恒定電流源。這些開關(guān)204將電流源202聯(lián)接至電荷泵108的這些輸出端子，并且基于校正后的時(shí)鐘信號(hào)118的電平將電流從電流源202路由至這些輸出端子。當(dāng)將電流路由至電荷泵108的這些輸出端子時(shí)，可以由校正后的時(shí)鐘信號(hào)118的未反轉(zhuǎn)版本驅(qū)動(dòng)和控制開關(guān)204中的一個(gè)，并且可以由校正后的時(shí)鐘信號(hào)118的反轉(zhuǎn)版本驅(qū)動(dòng)和控制開關(guān)204中的另一個(gè)。

電荷泵108還包括復(fù)位端子。在復(fù)位端子處斷言的復(fù)位信號(hào)控制開關(guān)206和208。斷言復(fù)位信號(hào)使開關(guān)206和208閉合并且在一個(gè)或更多個(gè)電容器110充電/放電之前經(jīng)由開關(guān)204迫使一個(gè)或更多個(gè)電容器110至初始條件。開關(guān)204可以在斷言復(fù)位信號(hào)時(shí)被斷開。開關(guān)208閉合以使電荷泵108的這些輸出端子短路。開關(guān)206閉合以驅(qū)動(dòng)預(yù)定參考電壓至輸出端子上。例如，閉合開關(guān)206可以將電荷泵108的輸出端子連接到電源電壓(例如，V_DD)。因此，在使用開關(guān)204將電流路由至一個(gè)或更多個(gè)電容器110之前，斷言復(fù)位信號(hào)可以初始化一個(gè)或更多個(gè)電容器110至預(yù)定電壓。

圖3示出了電荷泵108的一個(gè)實(shí)施例的示意圖。在圖3的實(shí)施例中，由N溝道場(chǎng)效應(yīng)晶體管(FET)N1和N2實(shí)現(xiàn)開關(guān)204，由P溝道FET P1和P2實(shí)現(xiàn)開關(guān)206，以及由P溝道FET P3實(shí)現(xiàn)開關(guān)208。

在通過斷言復(fù)位信號(hào)已經(jīng)初始化一個(gè)或更多個(gè)電容器110之后，一個(gè)或更多個(gè)電容器110基于校正后的時(shí)鐘信號(hào)118的占空比經(jīng)由開關(guān)204進(jìn)行充電或放電。圖5示出了提供至電荷泵108的校正后的時(shí)鐘信號(hào)的圖表。在“復(fù)位”間隔期間，迫使施加至電荷泵108的校正后的時(shí)鐘信號(hào)118至斷開開關(guān)204的預(yù)定電平，并且閉合開關(guān)206和208以初始化一個(gè)或更多個(gè)電容器110。“積分”間隔跟隨“復(fù)位”間隔。在“積分”間隔期間，將校正后的時(shí)鐘信號(hào)118的數(shù)個(gè)周期提供至電荷泵108，并且在校正后的時(shí)鐘信號(hào)118的每個(gè)周期期間，開關(guān)204將電流從電流源202路由至一個(gè)或更多個(gè)電容器110，以確定校正后的時(shí)鐘信號(hào)的占空比。

圖4示出了時(shí)鐘多路復(fù)用器400的框圖，所述多路復(fù)用器可以被施加在脈沖生成器106和電荷泵108之間，以在“復(fù)位”間隔期間迫使由電荷泵108接收的校正后的時(shí)鐘信號(hào)118至預(yù)定電平。例如，時(shí)鐘多路復(fù)用器400的輸出在斷言復(fù)位信號(hào)時(shí)為高。當(dāng)未斷言復(fù)位信號(hào)時(shí)，時(shí)鐘多路復(fù)用器400將校正后的時(shí)鐘信號(hào)118的反轉(zhuǎn)版本和未反轉(zhuǎn)版本傳遞至用于控制開關(guān)204的電荷泵108。

返回至圖1，比較器112通過將在校正后的時(shí)鐘信號(hào)118的“低”電平期間一個(gè)或更多個(gè)電容器110上累積的電荷與在校正后的時(shí)鐘信號(hào)118的“高”電平期間一個(gè)或更多個(gè)電容器110上累積的電荷進(jìn)行比較來識(shí)別校正后的時(shí)鐘信號(hào)118的哪個(gè)電平更長(zhǎng)。例如，如果在校正后的時(shí)鐘信號(hào)118的“低”電平期間在一個(gè)或更多個(gè)電容器110上累積的電荷大于在校正后的時(shí)鐘信號(hào)118的“高”電平期間在一個(gè)或更多個(gè)電容器110上累積的電荷，則比較器112可以輸出第一信號(hào)電平。否則，比較器112可以輸出不同的信號(hào)電平。在任何情況下，比較器112生成指示校正后的時(shí)鐘信號(hào)118是“高”電平更長(zhǎng)還是“低”電平更長(zhǎng)的信號(hào)120?？梢栽谕瓿擅總€(gè)“積分”間隔處鎖存輸出信號(hào)120，以提供給校正控制邏輯114。

校正控制邏輯114接收比較器輸出信號(hào)120、并且調(diào)節(jié)提供至可編程延遲器104的數(shù)字值122，以基于比較器輸出信號(hào)120改變校正后的時(shí)鐘信號(hào)118的占空比。如果比較器輸出信號(hào)120指示校正后的時(shí)鐘信號(hào)118的“高”部分比校正后的時(shí)鐘信號(hào)118的“低”部分更長(zhǎng)，則然后校正控制邏輯114可以調(diào)節(jié)數(shù)字值122以改變可編程延遲器104中施加的延遲，使得降低校正后的時(shí)鐘信號(hào)118的“高”部分的持續(xù)時(shí)間，并且增加校正后的時(shí)鐘信號(hào)118的“低”部分的持續(xù)時(shí)間。相似地，如果比較器輸出信號(hào)120指示校正后的時(shí)鐘信號(hào)118的“低”部分比校正后的時(shí)鐘信號(hào)118的“高”部分更長(zhǎng)，則然后校正控制邏輯114可以調(diào)節(jié)數(shù)字值122以改變可編程延遲器104中施加的延遲，使得降低校正后的時(shí)鐘信號(hào)118的“低”部分的持續(xù)時(shí)間，并且增加校正后的時(shí)鐘信號(hào)118的“高”部分的持續(xù)時(shí)間。

校正控制邏輯114可以施加多種不同的調(diào)整方法以改變校正后的時(shí)鐘信號(hào)118的占空比。例如，在一個(gè)實(shí)施例中，校正控制邏輯114可以基于比較器輸出信號(hào)112每積分間隔遞增或遞減數(shù)字值122一次，以向50％占空比移動(dòng)校正后的時(shí)鐘信號(hào)。在其它實(shí)施例中，校正控制邏輯114可以施加逐次逼近技術(shù)以更快速地調(diào)節(jié)數(shù)字值122，以實(shí)現(xiàn)50％的占空比。

圖6示出了電荷泵108隨著校正控制邏輯114使用以調(diào)節(jié)數(shù)字值122的逐次逼近技術(shù)使校正后的時(shí)鐘信號(hào)118收斂至50％的占空比時(shí)的輸出。最初，電荷泵輸出之間存在大的差異。該差異隨著校正后的時(shí)鐘信號(hào)118的占空比接近50％而減小。最后，一旦環(huán)路已經(jīng)穩(wěn)定，這些電荷泵輸出每隔積分間隔(如圖所示大約20ns之后)就改變符號(hào)。在一個(gè)間隔結(jié)束處，給定輸出為正，以及在相繼的積分間隔結(jié)束處，給定輸出為負(fù)。因此，當(dāng)校正后的時(shí)鐘信號(hào)118已經(jīng)收斂到50％的占空比時(shí)，比較器輸出信號(hào)120利用每個(gè)積分間隔在一和零之間翻轉(zhuǎn)。

校正控制邏輯114還可以生成用于DCC電路100的多個(gè)不同的控制信號(hào)。例如，校正控制邏輯114可以基于校正后的時(shí)鐘信號(hào)118生成復(fù)位信號(hào)以控制電荷泵108中的復(fù)位間隔和積分間隔的定時(shí)、生成鎖存控制信號(hào)以鎖存比較器112的輸出、以及其它控制信號(hào)。

圖7示出了由時(shí)鐘源102和校正后的時(shí)鐘信號(hào)118提供的時(shí)鐘信號(hào)124。時(shí)鐘信號(hào)124具有約65％的占空比。校正后的時(shí)鐘信號(hào)118的占空比已經(jīng)由DCC電路100調(diào)節(jié)到50％。也就是說，DCC電路100已經(jīng)調(diào)節(jié)時(shí)鐘信號(hào)118的高(或正)部分704和低(或負(fù))部分702的持續(xù)時(shí)間，使得時(shí)鐘信號(hào)118的高(或正)部分704的持續(xù)時(shí)間與時(shí)鐘信號(hào)118的低(或負(fù))部分702的持續(xù)時(shí)間大致相同。

對(duì)于高精度時(shí)鐘校正，DCC電路100應(yīng)當(dāng)正確地檢測(cè)到最小可能的時(shí)鐘周期。例如，如果希望的是1％的精度，則DCC電路100必須能夠在49％占空比時(shí)鐘和51％占空比時(shí)鐘之間進(jìn)行區(qū)分(即，電荷泵108必須生成用于49％的占空比輸入的負(fù)輸出，并且比較器112必須能夠?qū)⑺鲚斎虢馕鰹樨?fù)，并且反之對(duì)于51％而言亦然)。通過縮放CMOS技術(shù)中有限上升空間(headroom)，用于最小輸出的標(biāo)稱電荷泵的輸出是小的。利用失配效應(yīng)，小輸出可能改變符號(hào)，導(dǎo)致錯(cuò)誤的決定。因此，DCC電路100的實(shí)施例可以包括偏移校準(zhǔn)或偏移消除。

圖8根據(jù)多個(gè)不同實(shí)施例示出了包括環(huán)內(nèi)校準(zhǔn)的DDC電路800的框圖。DCC電路800與DCC電路100相似，但包括附加校準(zhǔn)邏輯804、校準(zhǔn)DAC 806、和校準(zhǔn)多路復(fù)用器802。校正控制邏輯114還可以包括以便于校準(zhǔn)的反轉(zhuǎn)電路。校準(zhǔn)邏輯804生成控制校準(zhǔn)多路復(fù)用器802和校正控制邏輯114中的反轉(zhuǎn)電路的翻轉(zhuǎn)控制信號(hào)808。斷言翻轉(zhuǎn)控制信號(hào)808使校準(zhǔn)多路復(fù)用器802反轉(zhuǎn)提供至電荷泵108的校正后的時(shí)鐘信號(hào)118、并且激活校正控制邏輯114中的反轉(zhuǎn)電路以反轉(zhuǎn)比較器112的輸出。校準(zhǔn)邏輯804可以調(diào)節(jié)DCC電路800的一個(gè)或更多個(gè)部件，以補(bǔ)償由所述校準(zhǔn)測(cè)量到的偏移。例如，如圖所示DAC 806通過改變用于比較器112的負(fù)載或通過改變用于電荷泵108的負(fù)載校準(zhǔn)DCC電路800。在一些實(shí)施例中，校準(zhǔn)邏輯804可以通過變化這些電容器110的值、產(chǎn)生由電荷泵108輸出的電流中的不平衡、施加比較器112的輸入處的偏移電壓、施加比較器112的負(fù)載中的電流偏移、可選擇地改變比較器112的輸入級(jí)中的裝置的尺寸、可選擇地改變電荷泵108的輸出級(jí)中的裝置的尺寸、或者進(jìn)行用于DCC電路800的其它偏移補(bǔ)償調(diào)節(jié)來補(bǔ)償所測(cè)量到的偏移。使用DCC電路800的校準(zhǔn)是有利的，其中校準(zhǔn)不需要50％占空比的時(shí)鐘，然而校正后的時(shí)鐘信號(hào)118的占空比在校準(zhǔn)過程期間改變。因此，該技術(shù)僅在初始校準(zhǔn)時(shí)期期間或在其中占空比偏離50％是可接受的正常操作中的時(shí)期的期間是適當(dāng)?shù)摹?/p>

假設(shè)電荷泵108和比較器112組合的偏移使校正后的時(shí)鐘信號(hào)118的輸出占空比為50％+Δx％。在翻轉(zhuǎn)信號(hào)808未被斷言時(shí)，這意味著直接輸入至電荷泵108處的信號(hào)將具有50％+Δx％的占空比。假設(shè)在DAC 116的輸入處的相應(yīng)數(shù)字值122為DAC_noflip。現(xiàn)在，使翻轉(zhuǎn)信號(hào)808被斷言以反轉(zhuǎn)輸入到電荷泵108的時(shí)鐘118，并且激活校正控制邏輯114中的比較器輸出102的反轉(zhuǎn)。再次，由于電荷泵108和比較器112的偏移，因此環(huán)路在用于電荷泵的輸入處于50％+Δx％的占空比時(shí)穩(wěn)定。這進(jìn)而意味著校正后的時(shí)鐘信號(hào)118的占空比為(100％-(50％+Δx％))，即50％-Δx％。使施加至DAC 116的相應(yīng)數(shù)字值122為DAC_flip。給定這個(gè)信息，兩種方法可能用于偏移校正。

在第一種方法中，校準(zhǔn)DAC 806用于消除電荷泵108和比較器112的偏移。在這種情況下，對(duì)校準(zhǔn)DAC 806的每個(gè)代碼重復(fù)以上程序，直到DAC_flip＝DAC_noflip。對(duì)于N位的校準(zhǔn)DAC 806，這個(gè)需要2^N個(gè)校準(zhǔn)周期。在一些實(shí)施例中，二進(jìn)制搜索(逐次逼近)方法用于在N個(gè)校準(zhǔn)周期中完成相同的目標(biāo)。

在第二種方法中，斷開DCC校正環(huán)路，使電荷泵108、比較器112和校正控制邏輯114解除連接，并且將等于DAC_noflip+DAC_flip的平均值的數(shù)字值122施加至DAC 116。該方法要求DAC 116在所希望的精度內(nèi)是線性的。

圖9根據(jù)多個(gè)不同實(shí)施例示出了包括環(huán)外校準(zhǔn)的DDC電路900的框圖。DCC電路900允許校正后的時(shí)鐘118的占空比維持在將要執(zhí)行校準(zhǔn)時(shí)的恒定。其結(jié)果是，能夠在不具有中斷正常時(shí)鐘生成的情況下周期性地校準(zhǔn)DCC電路900。DCC電路900類似于DCC電路100，但包括附加校準(zhǔn)邏輯906、校準(zhǔn)DAC 908、校準(zhǔn)多路復(fù)用器902、和校準(zhǔn)時(shí)鐘源904。校準(zhǔn)時(shí)鐘源904提供用于在校準(zhǔn)DCC電路900中使用的具有50％占空比的校準(zhǔn)時(shí)鐘912。校準(zhǔn)時(shí)鐘源904可以通過將時(shí)鐘信號(hào)124除以2或通過生成50％占空比時(shí)鐘信號(hào)的任何其它方法來生成校準(zhǔn)時(shí)鐘912。校準(zhǔn)多路復(fù)用器902選擇性地將校準(zhǔn)時(shí)鐘912或校正后的時(shí)鐘信號(hào)118路由至電荷泵108。

在校準(zhǔn)過程中，校正控制邏輯114基于校準(zhǔn)時(shí)鐘912生成復(fù)位信號(hào)。如果通過將時(shí)鐘信號(hào)124除以2生成校準(zhǔn)時(shí)鐘912，則然后施加至復(fù)位間隔和積分間隔的時(shí)鐘周期的數(shù)目也可以除以2以保持與校正后的時(shí)鐘信號(hào)118所使用的積分時(shí)間相同的積分時(shí)間?？梢詳嚅_開關(guān)910以將校正邏輯114、可編程延遲器104、和脈沖生成器106從正被校準(zhǔn)的電路隔離開。校正邏輯114、可編程延遲器104、和脈沖生成器106的狀態(tài)可以不受校準(zhǔn)過程影響。也就是說，提供至可編程延遲器122的數(shù)字值122在校準(zhǔn)過程中可以是恒定的，從而在校準(zhǔn)過程中保持校正后的時(shí)鐘信號(hào)118的占空比。校準(zhǔn)邏輯906改變(例如，遞增地改變)施加至校準(zhǔn)DAC 908的值，直到比較器的輸出改變(例如，從高到低或從低到高改變)。施加至校準(zhǔn)DAC 908以導(dǎo)致比較器輸出中的改變的值是校準(zhǔn)值。

校準(zhǔn)邏輯906的一些實(shí)施例可以施加逐次逼近技術(shù)來識(shí)別所述校準(zhǔn)值。例如，假設(shè)施加至校準(zhǔn)DAC 908的最小值導(dǎo)致負(fù)偏移和負(fù)的比較器輸出，反之亦然，則用于所述校準(zhǔn)值的逐次逼近搜索可以如下進(jìn)行：

1)施加至校準(zhǔn)DAC 908的值的最高有效位(MSB)被設(shè)置為1，并且該值的所有其它位被設(shè)置為零。

2)檢查比較器112的輸出。如果輸出為正，則然后施加至校準(zhǔn)DAC 908的值的MSB被設(shè)置為0，并且下一個(gè)最高有效位的值被設(shè)置為1。如果輸出為負(fù)，則然后MSB的值被設(shè)置為1，并且下一個(gè)最高有效位的值也被設(shè)置為1。

3)校準(zhǔn)以這種方式進(jìn)行直到所有位都被設(shè)置。所產(chǎn)生的代碼是所希望的DAC校準(zhǔn)代碼。

圖10示出了根據(jù)多個(gè)不同實(shí)施例用于占空比校正的方法1000的流程圖。雖然為了方便而順序地被描繪，但是所示出的動(dòng)作中的至少一些能夠以不同的順序執(zhí)行和/或并行地執(zhí)行。另外，一些實(shí)施例可以僅執(zhí)行所示出的動(dòng)作中的一些。在一些實(shí)施例中，能夠在DCC電路100中實(shí)現(xiàn)方法600的至少一些操作以及本文所描述的其它操作。

在框1002中，用于測(cè)量占空比的電荷存儲(chǔ)元件(電容器110)上的電壓被復(fù)位至共同的預(yù)定電壓。在DCC電路100中，響應(yīng)于斷言電荷泵108接收的復(fù)位信號(hào)，通過閉合電荷泵108中的開關(guān)206和208來實(shí)現(xiàn)復(fù)位。

在框1004中，這些電容器110在復(fù)位間隔期間已經(jīng)復(fù)位，以準(zhǔn)備在積分間隔期間累積這些電容器上的電荷。在積分間隔期間，通過電荷泵108接收時(shí)鐘的多個(gè)周期。在由電荷泵108接收的每個(gè)時(shí)鐘周期的高部分期間，電荷泵108將電流從恒流源202路由至這些電容器110中的第一電容器，以與所述時(shí)鐘信號(hào)的高部分的持續(xù)時(shí)間成比例地改變存儲(chǔ)在該電容器上的電荷。

在框1006中，在由電荷泵108接收的每個(gè)時(shí)鐘周期的低部分期間，電荷泵108將電流從恒流源202路由至這些電容器110中的第二電容器，以與所述時(shí)鐘信號(hào)的低部分的持續(xù)時(shí)間成比例地改變存儲(chǔ)在該電容器上的電荷。

在框1008中，比較這些電容器110上的電壓(例如，通過比較器112)。

在框1010中，基于這些電壓中哪個(gè)是更大的調(diào)節(jié)數(shù)字值。例如，如果存儲(chǔ)在這些電容器110中的第一電容器上的電壓大于存儲(chǔ)在這些電容器110中的第二電容器上的電壓，則然后可以使所述數(shù)字值增加。類似地，如果存儲(chǔ)在這些電容器110中的第一電容器上的電壓小于存儲(chǔ)在這些電容器110中的第二電容器上的電壓，則然后可以使所述數(shù)字值降低。在DCC電路100中，校正控制邏輯114可以基于比較器112的輸出調(diào)節(jié)所述數(shù)字值。

在框1012中，將所述數(shù)字值轉(zhuǎn)換成模擬信號(hào)(例如，轉(zhuǎn)換成DAC 116中的電壓)。在一些實(shí)施例中，可以直接施加所述數(shù)字值以選擇延遲的量，而不是轉(zhuǎn)換成模擬信號(hào)。

在框1014中，施加所述模擬信號(hào)以設(shè)置時(shí)間延遲，并且施加所述時(shí)間延遲以延遲時(shí)鐘信號(hào)。在DCC電路100中，可編程延遲器104施加所述模擬信號(hào)以延遲時(shí)鐘信號(hào)124。在直接施加數(shù)字值的實(shí)施例中，可編程延遲器104施加基于數(shù)字值選擇的延遲以延遲時(shí)鐘信號(hào)124。

在框1016中，所延遲的時(shí)鐘信號(hào)用于設(shè)置輸出時(shí)鐘信號(hào)(例如，校正后的時(shí)鐘信號(hào)118)的占空比。

這些操作可以重復(fù)任何次數(shù)，以減少輸出時(shí)鐘信號(hào)的高部分和低部分之間的時(shí)間差。除了上面討論的操作之外，可以執(zhí)行如本文所公開的校準(zhǔn)操作以減少DCC電路100中的偏移對(duì)輸出時(shí)鐘占空比的影響。

上述討論旨在說明本發(fā)明的原理和多個(gè)不同實(shí)施例。一旦完全理解了上述公開，許多變化和修改對(duì)于本領(lǐng)域技術(shù)人員將變得明顯。旨在將所附權(quán)利要求解釋為涵蓋所有這種變化和修改。