本發(fā)明涉及模擬數(shù)字轉換器技術領域，具體為一種SAR型ADC用電容陣列電路及其校正方法。

背景技術：

傳統(tǒng)SAR型ADC中因為較大的二進制電容陣列而導致較高的功耗，為了降低功耗，設計者需要降低SAR型ADC中電容陣列的規(guī)模，因此在電容陣列中采用分段電容陣列的方法被提出，分段電容的采用有效地減小了電容陣列規(guī)模并降低了其功耗，但是由于很難做出絕對精度的分離電容值，且其對寄生電容的敏感特性，導致分段電容的非線性較差。為了解決分段電容所存在的問題，現(xiàn)已提出了利用數(shù)字校準技術來提高了分段電容的線性度，雖然這種方式可以提高線性度，但是其過大的數(shù)字校準部分會導致較大的芯片面積，且受限于校準算法的運算速度較慢，反而制約了SAR型ADC的轉換速度，造成了其整體性能的下降，為了避免分離電容精度造成的線性度下降和數(shù)字校準技術對SAR型ADC轉換效率的制約，為此，我提出一種SAR型ADC用電容陣列電路及其校正方法。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種SAR型ADC用電容陣列電路及其校正方法，以解決上述背景技術中提出的避免分離電容精度造成的線性度下降和數(shù)字校準技術對SAR型ADC轉換效率的制約的問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術方案：一種SAR型ADC用電容陣列電路，包括VREFP電壓輸入總線，所述VREFP電壓輸入總線從左到右并接有十組傳輸門S的右側輸出端口，十組所述傳輸門S的左側輸入端口均串接有VREFN電壓輸入總線，十組所述傳輸門S的控制端口從左到右依次串接有電容C0、C1、C2、C3、C7、C8、C9、C10、C11和C12的上極板，所述電容C0、C1、C2和C3的下極板并接有VH高位輸出端口、電容C4和C5的上極板，所述電容C7、C8、C9、C10、C11和C12的下極板并接有VL低位輸出端口、電容C4和C6的下極板，所述電容C6的上極板并接有VM校正電容陣列接入端口和電容C5的下極板。

優(yōu)選的，所述電容C0和C8均由八組單一容量為97.1F的電容串接而成，所述電容C1和C9均由四組單一容量為97.1F的電容串接而成，所述電容C2和C10均由兩組單一容量為97.1F的電容串接而成，所述電容C7由十六組單一容量為97.1F的電容串接而成。

優(yōu)選的，所述電容C3、C4、C5、C6、C11和C12的容量均為97.1F。

優(yōu)選的，該SAR型ADC用電容陣列電路的校正方法包括如下步驟：

S1：預充電：將SAR型ADC中的第一個電容陣列的十組電容的上極板全部接共模電壓VCM，電容C0、C1、C2和C3的下極板全部通過傳輸門S接VREFN電壓輸入總線，電容C7、C8、C9、C10、C11和C12的下極板全部通過傳輸門S接VREFP電壓輸入總線，此時電容的電荷量為最大；

S2：電荷重分配：電容C0、C1、C2和C3的下極板全部通過傳輸門S接VREFP電壓輸入總線，電容C7、C8、C9、C10、C11和C12的下極板全部通過傳輸門S接VREFN電壓輸入總線，此時電容的電荷量為最?。?/p>

S3：逐次逼近和修正：根據(jù)電荷守恒定理，通過比較電荷量的最大和最小值之間的差值，可得到誤差電壓，進而逐次逼近SAR型ADC中的校正電容陣列接入電容陣列的值，對電容陣列的內(nèi)部權重進行校正。

與現(xiàn)有技術相比，本發(fā)明的有益效果是：通過分段電容的采用有效地減小了電容陣列規(guī)模并降低了其功耗，該校正方式主要是通過與SAR型ADC中加入的校正電容陣列，不斷的修正橋接電容的分壓值來將低位電容陣列的權重值進而修正到理想值，并且電容陣列中采用較大的單位電容來保證其整體的精度。

附圖說明

圖1為本發(fā)明電路原理圖；

圖2為本發(fā)明SAR型ADC整體電路圖。

具體實施方式

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參閱圖1-2，本發(fā)明提供一種技術方案：一種SAR型ADC用電容陣列電路，包括VREFP電壓輸入總線，所述VREFP電壓輸入總線從左到右并接有十組傳輸門S的右側輸出端口，十組所述傳輸門S的左側輸入端口均串接有VREFN電壓輸入總線，十組所述傳輸門S的控制端口從左到右依次串接有電容C0、C1、C2、C3、C7、C8、C9、C10、C11和C12的上極板，所述電容C0、C1、C2和C3的下極板并接有VH高位輸出端口、電容C4和C5的上極板，所述電容C7、C8、C9、C10、C11和C12的下極板并接有VL低位輸出端口、電容C4和C6的下極板，所述電容C6的上極板并接有VM校正電容陣列接入端口和電容C5的下極板。

其中，所述電容C0和C8均由八組單一容量為97.1F的電容串接而成，所述電容C1和C9均由四組單一容量為97.1F的電容串接而成，所述電容C2和C10均由兩組單一容量為97.1F的電容串接而成，所述電容C7由十六組單一容量為97.1F的電容串接而成，所述電容C3、C4、C5、C6、C11和C12的容量均為97.1F。

一種SAR型ADC用電容陣列電路的校正方法，該SAR型ADC用電容陣列電路的校正方法包括如下步驟：

S1：預充電：將SAR型ADC中的第一個電容陣列的十組電容的上極板全部接共模電壓VCM，電容C0、C1、C2和C3的下極板全部通過傳輸門S接VREFN電壓輸入總線，電容C7、C8、C9、C10、C11和C12的下極板全部通過傳輸門S接VREFP電壓輸入總線，此時電容的電荷量為最大；

S2：電荷重分配：電容C0、C1、C2和C3的下極板全部通過傳輸門S接VREFP電壓輸入總線，電容C7、C8、C9、C10、C11和C12的下極板全部通過傳輸門S接VREFN電壓輸入總線，此時電容的電荷量為最小；

S3：逐次逼近和修正：根據(jù)電荷守恒定理，通過比較電荷量的最大和最小值之間的差值，可得到誤差電壓，進而逐次逼近SAR型ADC中的校正電容陣列接入電容陣列的值，對電容陣列的內(nèi)部權重進行校正。

盡管已經(jīng)示出和描述了本發(fā)明的實施例，對于本領域的普通技術人員而言，可以理解在不脫離本發(fā)明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換和變型，本發(fā)明的范圍由所附權利要求及其等同物限定。