本發(fā)明涉及puf電路，尤其是涉及一種基于mos電容的puf電路。

背景技術(shù)：

1、過去幾十年里，物理不可克隆函數(shù)(physically?unclonable?function,puf)作為一種很有前途的硬件安全原語快速發(fā)展。puf提取硬件安全原語的方式是利用集成電路制造工藝的差異，實(shí)現(xiàn)對不同的激勵產(chǎn)生特定的激勵響應(yīng)對(challenge?response?pairs,crps)，它利用固有的設(shè)備變化來對給定的輸入產(chǎn)生不可克隆的唯一設(shè)備響應(yīng)，類似于人類的生物識別，是每一個集成電路的固有和唯一標(biāo)識符。傳統(tǒng)的集成電路安全方案，如密碼學(xué)、數(shù)字簽名等，都需要存儲密鑰或證書，但這些信息很容易被物理或邏輯攻擊者獲取或修改。puf電路的一個優(yōu)點(diǎn)是，它不實(shí)際存儲任何密鑰，而是在需要時生成密鑰。這樣可以防止密鑰被物理或邏輯攻擊竊取或篡改。同時，相比于密碼學(xué)、數(shù)字簽名等安全加密及認(rèn)證方式，puf電路所占用的面積大大減小。目前，puf電路已經(jīng)在集成電路安全領(lǐng)域得到了廣泛應(yīng)用。

2、隨著研究深入與技術(shù)突破，各種puf電路結(jié)構(gòu)層出不窮，例如sram-puf、dram-puf、電流鏡puf等。文獻(xiàn)“m.wan,z.he,s.han,k.dai,and?x.zou,“an?invasive-attack-resistant?puf?based?on?switched-capacitor?circuit,”ieee?trans.circuitssyst.i,vol.62,no.8,pp.2024–2034,aug.2015,doi:10.1109/tcsi.2015.2440739”中提出了通過對開關(guān)電容進(jìn)行采樣并將電容值作為熵源，通過對比電容值大小獲取puf輸出響應(yīng)的puf電路設(shè)計(jì)方案，但該puf電路設(shè)計(jì)方案需要占用的面積仍然較大且開關(guān)電容的電容值較大，導(dǎo)致所需能耗也較高。文獻(xiàn)“e.abulibdeh,l.younes,b.mohammad,k.humood,h.saleh,and?m.al-qutayri,“dram-based?puf?utilizing?the?variation?of?adjacentcells,”ieee?trans.inform.forensic?secur.,vol.19,pp.2909–2918,2024,doi:10.1109/tifs.2024.3354115”中提出了一種基于dram的puf電路，該puf電路利用dram中電容晶體管的閾值電壓以及其他參數(shù)的變化作為puf熵源，并利用dram中的位線、放大器和負(fù)載電容器產(chǎn)生puf輸出響應(yīng)，但該puf電路需要設(shè)置dram電路，所需面積仍然較大，且能耗較高。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明所要解決的技術(shù)問題是提供一種電路面積開銷較小、能耗較低的基于mos電容的puf電路。

2、本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為：一種基于mos電容的puf電路，包括pmos電容網(wǎng)絡(luò)、nmos電容網(wǎng)絡(luò)、電壓靈敏放大器與三個傳輸門，將三個傳輸分別稱為第一傳輸門、第二傳輸門與第三傳輸門，所述的第一傳輸門用于控制所述的pmos電容網(wǎng)絡(luò)是否接入電源電壓vdd，所述的第二傳輸門用于控制所述的pmos電容網(wǎng)絡(luò)和所述的nmos電容網(wǎng)絡(luò)連接或者斷開，當(dāng)所述的pmos電容網(wǎng)絡(luò)和所述的nmos電容網(wǎng)絡(luò)連接時，所述的nmos電容網(wǎng)絡(luò)會產(chǎn)生兩個輸出電壓，所述的第三傳輸門用于控制所述的nmos電容網(wǎng)絡(luò)是否接地，當(dāng)所述的nmos電容網(wǎng)絡(luò)接地時，其處電荷被清空；所述的電壓靈敏放大器用于在外部時鐘信號控制下，根據(jù)所述的nmos電容網(wǎng)絡(luò)產(chǎn)生的兩個輸出電壓的偏差產(chǎn)生puf輸出響應(yīng)；所述的基于mos電容的puf電路周期性工作，在每個周期，首先，所述的第一傳輸門和所述的第三傳輸門均導(dǎo)通，所述的第二傳輸門關(guān)斷，此時所述的pmos電容網(wǎng)絡(luò)接入外部電源電壓vdd，所述的nmos電容網(wǎng)絡(luò)接地，所述的pmos電容網(wǎng)絡(luò)和所述的nmos電容網(wǎng)絡(luò)斷開，所述的pmos電容電路被充電至高電平，即電源電壓vdd，所述的nmos電容網(wǎng)絡(luò)放電至低電平vss，即其處電荷被清空，然后，所述的第一傳輸門和所述的第三傳輸門均切換為關(guān)斷，所述的第二傳輸門切換為導(dǎo)通，所述的pmos電容網(wǎng)絡(luò)和所述的nmos電容網(wǎng)絡(luò)連接，所述的pmos電容網(wǎng)絡(luò)對所述的nmos電容網(wǎng)絡(luò)進(jìn)行電荷共享，使所述的nmos電容網(wǎng)絡(luò)產(chǎn)生兩個輸出電壓vinp與vinm，所述的電壓靈敏放大器在外部時鐘信號控制下，采集所述的nmos電容網(wǎng)絡(luò)產(chǎn)生的兩個輸出電壓vinp與vinm，并根據(jù)兩個輸出電壓vinp與vinm的偏差產(chǎn)生當(dāng)前周期的puf輸出響應(yīng)。

3、所述的pmos電容網(wǎng)絡(luò)包括n個pmos電容puf單元，n為大于等于1的整數(shù)，每個pmos電容puf單元均具有兩個輸入端、兩個輸出端以及兩個用于接入外部激勵信號的激勵端，將其兩個激勵端分別稱為其第一激勵端和第二激勵端，兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端，每個pmos電容puf單元均能在其第一激勵端接入的激勵信號和第二激勵端接入的激勵信號控制下，平行導(dǎo)通或者交叉導(dǎo)通，當(dāng)平行導(dǎo)通時，其第一輸入端與第一輸出端連接，其第二輸入端與第二輸出端連接，當(dāng)交叉導(dǎo)通時，其第一輸入端與第二輸出端連接，其第二輸入端與第一輸出端連接；第1個pmos電容puf單元的第一輸入端為所述的pmos電容網(wǎng)絡(luò)的第一輸入端，第1個pmos電容puf單元的第二輸入端為所述的pmos電容網(wǎng)絡(luò)的第二輸入端，第n個pmos電容puf單元的第一輸出端為所述的pmos電容網(wǎng)絡(luò)的第一輸出端，第n個pmos電容puf單元的第二輸出端為所述的pmos電容網(wǎng)絡(luò)的第二輸出端，第j個pmos電容puf單元的第一輸出端與第j+1個pmos電容puf單元的第一輸入端連接，第j個pmos電容puf單元的第二輸出端與第j+1個pmos電容puf單元的第二輸入端連接，j＝1，2，…，n-1，第k個pmos電容puf單元的第一激勵端為所述的pmos電容網(wǎng)絡(luò)的第k個第一激勵端，第k個pmos電容puf單元的第二激勵端為所述的pmos電容網(wǎng)絡(luò)的第k個第二激勵端，k＝1，2，…，n；所述的nmos電容網(wǎng)絡(luò)包括n個nmos電容puf單元，每個nmos電容puf單元均具有兩個輸入端、兩個輸出端以及兩個激勵端，將其兩個激勵端分別稱為其第一激勵端和第二激勵端，兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端，每個nmos電容puf單元均能在其第一激勵端接入的激勵信號和第二激勵端接入的激勵信號控制下，平行導(dǎo)通或者交叉導(dǎo)通，當(dāng)平行導(dǎo)通時，其第一輸入端與第一輸出端連接，其第二輸入端與第二輸出端連接，當(dāng)交叉導(dǎo)通時，其第一輸入端與第二輸出端連接，其第二輸入端與第一輸出端連接；第1個nmos電容puf單元的第一輸入端為所述的nmos電容網(wǎng)絡(luò)的第一輸入端，第1個nmos電容puf單元的第二輸入端為所述的nmos電容網(wǎng)絡(luò)的第二輸入端，第n個nmos電容puf單元的第一輸輸出端為所述的nmos電容網(wǎng)絡(luò)的第一輸出端，第n個nmos電容puf單元的第二輸出端為所述的nmos電容網(wǎng)絡(luò)的第二輸出端，第j個nmos電容puf單元的第一輸出端與第j+1個nmos電容puf單元的第一輸入端連接，第j個nmos電容puf單元的第二輸出端與第j+1個nmos電容puf單元的第二輸入端連接，第k個nmos電容puf單元的第一激勵端為所述的nmos電容網(wǎng)絡(luò)的第k個第一激勵端，第k個nmos電容puf單元的第二激勵端為所述的nmos電容網(wǎng)絡(luò)的第k個第二激勵端；所述的電壓靈敏放大器具有預(yù)充電端、時鐘端、第一輸入端、第二輸入端、第一校準(zhǔn)端、第二校準(zhǔn)端和輸出端，所述的電壓靈敏放大器的預(yù)充電端接入預(yù)充電信號pre，所述的電壓靈敏放大器的時鐘端接入時鐘信號clk，所述的電壓靈敏放大器的第一校準(zhǔn)端接入第一校準(zhǔn)信號vcm，所述的電壓靈敏放大器的第二校準(zhǔn)端接入第二校準(zhǔn)信號vcp，第一校準(zhǔn)信號vcm和第二校準(zhǔn)信號vcp用于調(diào)整電壓靈敏放大器內(nèi)部兩端的電流平衡，消除電壓靈敏放大器自身的工藝偏差；每個所述的傳輸門均具有控制端、兩個輸入端和兩個輸出端，將其兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端；所述的第一傳輸門的第一輸入端和第二輸入端均接入電源電壓vdd，所述的第一傳輸門的控制端接入充電控制信號tg_top，所述的充電控制信號tg_top用于控制所述的第一傳輸門導(dǎo)通或者關(guān)斷，當(dāng)所述的第一傳輸門導(dǎo)通時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均連通，當(dāng)所述的第一傳輸門關(guān)斷時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均斷開；所述的第二傳輸門的控制端接入電荷共享信號tg_mid，所述的電荷共享信號tg_mid用于控制所述的第二傳輸門導(dǎo)通或者關(guān)斷，當(dāng)所述的第二傳輸門導(dǎo)通時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均連通，當(dāng)所述的第二傳輸門關(guān)斷時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均斷開；所述的第三傳輸門的控制端接入放電控制信號tg_bot，所述的第三傳輸門的第一輸出端和第二輸出端均接地，所述的放電控制信號tg_bot用于控制所述的第三傳輸門導(dǎo)通或者關(guān)斷，當(dāng)所述的第三傳輸門導(dǎo)通時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均連通，當(dāng)所述的第二傳輸門關(guān)斷時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均斷開；所述的第一傳輸門的第一輸出端和所述的pmos電容網(wǎng)絡(luò)的第一輸入端連接，所述的第一傳輸門的第二輸出端和所述的pmos電容網(wǎng)絡(luò)的第二輸入端連接，所述的pmos電容網(wǎng)絡(luò)的第一輸出端和所述的第二傳輸門的第一輸入端連接，所述的pmos電容網(wǎng)絡(luò)的第二輸出端和所述的第二傳輸門的第二輸入端連接，所述的第二傳輸門的第一輸出端分別與所述的nmos電容網(wǎng)絡(luò)的第一輸入端和所述的電壓靈敏放大器的第一輸入端連接，所述的第二傳輸門的第二輸出端分別與所述的nmos電容網(wǎng)絡(luò)的第二輸入端和所述的電壓靈敏放大器的第二輸入端連接，所述的nmos電容網(wǎng)絡(luò)的第一輸出端與所述的第三傳輸門的第一輸入端連接，所述的nmos電容網(wǎng)絡(luò)的第二輸出端與所述的第三傳輸門的第二輸入端連接，所述的nmos電容網(wǎng)絡(luò)的第k個第一激勵端與所述的pmos電容網(wǎng)絡(luò)的第k個第一激勵端連接，且其連接端為所述的基于mos電容的puf電路的第k個第一激勵端，所述的nmos電容網(wǎng)絡(luò)的第k個第二激勵端與所述的pmos電容網(wǎng)絡(luò)的第k個第二激勵端連接，且其連接端為所述的基于mos電容的puf電路的第k個第二激勵端，所述的基于mos電容的puf電路的第k個第一激勵端和第k個第二激勵端接入的激勵信號互為相反信號。

4、每個所述的pmos電容puf單元均包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管和第六pmos管，所述的第一pmos管的源極和所述的第二pmos管的源極連接，且其連接端為所述的pmos電容puf單元的第一輸入端，所述的第三pmos管的源極和所述的第四pmos管的源極連接，且其連接端為所述的pmos電容puf單元的第二輸入端，所述的第一pmos管的柵極和所述的第四pmos管的柵極連接，且其連接端為所述的pmos電容puf單元的第一激勵端，所述的第二pmos管的柵極和所述的第三pmos管的柵極連接，且其連接端為所述的pmos電容puf單元的第二激勵端，所述的第一pmos管的漏極、所述的第三pmos管的漏極和所述的第五pmos管的柵極連接，且其連接端為所述的pmos電容puf單元的第一輸出端，所述的第四pmos管的漏極、所述的第二pmos管的漏極和所述的第六pmos管的柵極連接，且其連接端為所述的pmos電容puf單元的第二輸出端，所述的第五pmos管的源極和漏極、所述的第六pmos管的源極和漏極均接入電源電壓vdd。

5、每個所述的nmos電容puf單元均包括第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管和第六nmos管，所述的第一nmos管的源極和所述的第二nmos管的源極連接，且其連接端為所述的nmos電容puf單元的第一輸入端，所述的第三nmos管的源極和所述的第四nmos管的源極連接，且其連接端為所述的nmos電容puf單元的第二輸入端，所述的第一nmos管的柵極和所述的第四nmos管的柵極連接，且其連接端為所述的nmos電容puf單元的第一激勵端，所述的第二nmos管的柵極和所述的第三nmos管的柵極連接，且其連接端為所述的nmos電容puf單元的第二激勵端，所述的第一nmos管的漏極、所述的第三nmos管的漏極和所述的第五nmos管的柵極連接，且其連接端為所述的nmos電容puf單元的第一輸出端，所述的第四nmos管的漏極、所述的第二nmos管的漏極和所述的第六nmos管的柵極連接，且其連接端為所述的nmos電容puf單元的第二輸出端，所述的第五nmos管的源極和漏極、所述的第六nmos管的源極和漏極均接地。

6、所述的電壓靈敏放大器包括第七pmos管、第八pmos管、第九pmos管、第十pmos管、第十一pmos管、第十二pmos管、第十三pmos管、第十四pmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管和第十一nmos管，所述的第七pmos管的源極、所述的第八pmos管的源極、所述的第九pmos管的源極、所述的第十二pmos管的源極、所述的第十三pmos管的源極和所述的第十四pmos管的源極均接入電源電壓vdd，所述的第七pmos管的漏極和所述的第十pmos管的源極連接，所述的第七pmos管的柵極為所述的電壓靈敏放大器的第二調(diào)節(jié)端，所述的第八pmos管的漏極和所述的第十一pmos管的源極連接，所述的第八pmos管的柵極為所述的電壓靈敏放大器的第一調(diào)節(jié)端，所述的第九pmos管的柵極、所述的第十二pmos管的柵極、所述的第十三pmos管的柵極和所述的第十四pmos管的柵極連接，且其連接端為所述的電壓靈敏放大器的預(yù)充電端，所述的第九pmos管的漏極、所述的第十pmos管的漏極、所述的第十一pmos管的柵極、所述的第七nmos管的漏極和所述的第八nmos管的柵極連接，且其連接端為所述的電壓靈敏放大器的輸出端，所述的第十pmos管的柵極、所述的第七nmos管的柵極、所述的第十一pmos管的漏極、所述的第十二pmos管的漏極和所述的第八nmos管的漏極連接，所述的第十三pmos管的漏極、所述的第七nmos管的源極和所述的第九nmos管的漏極連接，所述的第十四pmos管的漏極、所述的第八nmos管的源極和所述的第十nmos管的漏極連接，所述的第九nmos管的源極、所述的第十nmos管的源極和所述的第十一nmos管的漏極連接，所述的第十一nmos管的柵極為所述的電壓靈敏放大器的時鐘端，所述的第九nmos管的柵極為所述的電壓靈敏放大器的第一輸入端，所述的第十nmos管的柵極為所述的電壓靈敏放大器的第二輸入端，所述的第十一nmos管的源極接地。

7、每個所述的傳輸門均包括第十五pmos管、第十六pmos管、第十七pmos管、第十二nmos管、第十三nmos管和第十四nmos管，所述的第十五pmos管的源極接入電源電壓vdd，所述的第十五pmos管的柵極、所述的第十三nmos管的柵極、所述的第十二nmos管的柵極和所述的第十四nmos管的柵極連接，且其連接端為所述的傳輸門的控制端，所述的第十五pmos管的漏極、所述的第十三nmos管的漏極、所述的第十六pmos管的柵極和所述的第十七pmos管的柵極連接，所述的第十三nmos管的源極接地，所述的第十六pmos管的源極和所述的第十二nmos管的漏極連接，且其連接端為所述的傳輸門的第一輸入端，所述的第十六pmos管的漏極和所述的第十二nmos管的源極連接，且其連接端為所述的傳輸門的第一輸出端，所述的第十七pmos管的源極和所述的第十四nmos管的漏極連接，且其連接端為所述的傳輸門的第二輸入端，所述的第十七pmos管的漏極和所述的第十四nmos管的源極連接，且其連接端為所述的傳輸門的第二輸出端。

8、與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于通過pmos電容網(wǎng)絡(luò)、nmos電容網(wǎng)絡(luò)、電壓靈敏放大器與三個傳輸門構(gòu)成基于mos電容的puf電路，pmos電容網(wǎng)絡(luò)與nmos電容網(wǎng)絡(luò)構(gòu)成該基于mos電容的puf電路的主體部分，pmos電容網(wǎng)絡(luò)與nmos電容網(wǎng)整體結(jié)構(gòu)較為簡單，由此該基于mos電容的puf電路占用面積較小，同時，在每個周期中，僅在pmos電容網(wǎng)絡(luò)進(jìn)行充電操作時會產(chǎn)生功耗，其它時候僅存在泄露電流，可忽略不計(jì)，即每個周期僅存在pmos電容網(wǎng)絡(luò)進(jìn)行充電操作的功耗，另外，在每個周期，僅在第一傳輸門導(dǎo)通時，電源電壓vdd對pmos電容網(wǎng)絡(luò)充電，之后第一傳輸門關(guān)斷，電源電壓vdd不再參與后面過程，因此不存在供電也就不存在直流通路，pmos電容網(wǎng)絡(luò)和nmos電容網(wǎng)絡(luò)也就不存在額外的功耗，因此該基于mos電容的puf電路運(yùn)行過程中所需功耗較小，具有低功耗特性，由此，發(fā)明電路面積開銷較小、能耗較低。