基于懸浮電流源增益自舉反相器的開關(guān)電容積分器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模擬集成電路設(shè)計領(lǐng)域，特別涉及一種基于懸浮電流源的增益自舉反相器的開關(guān)電容積分器電路。
技術(shù)背景
[0002]近年來，為了滿足便攜式電子產(chǎn)品的迫切需求以及大型電子系統(tǒng)的節(jié)能需要，低電壓低功耗的電路設(shè)計已經(jīng)成為CMOS模擬集成電路發(fā)展的主流方向。CMOS工藝尺寸和電源電壓的不斷減小已經(jīng)能夠有效地降低數(shù)字集成電路的功耗，但由于MOS管的閾值電壓不可能與電源電壓等成比例縮小(由于漏電等原因)，模擬集成電路的低電壓低功耗設(shè)計面臨巨大的挑戰(zhàn)。開關(guān)電容積分器作為模擬集成電路中的重要模塊是許多離散系統(tǒng)中的核心模塊，例如sigma-delta ADC、累加器等。積分器的運算放大器作為其電路核心模塊是其實現(xiàn)低電壓低功耗設(shè)計的重要瓶頸，運放的非理想性更是直接限制了積分器的精度。
[0003]對于實現(xiàn)其中低電壓運放在上世紀(jì)七八十年代提出過一種用反相器代替?zhèn)鹘y(tǒng)運算放大器的方法，它結(jié)構(gòu)簡單，而且輸入管能夠工作在亞閾值區(qū)，大大降低了電源電壓和系統(tǒng)功耗，是實現(xiàn)新一代低電壓低功耗模擬電路設(shè)計的可行性方法，被稱為C類反相器。但由于中傳統(tǒng)C類反相器相對運算放大器而言增益不高(一般在50dB以下)，并且上下兩路電流并不穩(wěn)定，所以性能有限，極大程度的了模擬電路尤其是積分器這種需要高精度電荷運算的模擬電路的精度。

【發(fā)明內(nèi)容】

[0004]為克服現(xiàn)有技術(shù)的不足，提高C類反相器增益和精度，從而以C類反相器代替?zhèn)鹘y(tǒng)運算放大器實現(xiàn)低電壓低功耗的開關(guān)電容積分器結(jié)構(gòu)。為此，本發(fā)明采取的技術(shù)方案是，基于懸浮電流源增益自舉反相器的開關(guān)電容積分器，積分器分為采樣階段和積分階段，采樣階段電路由Ml-MlO十個MOS管和采樣電容Cs，積分電容Cl，上下兩個保持電容Ce，和一個開關(guān) SI 組成，其中 Ml gMl、M3、M5、M7、M9 為 PMOS 管，M2、M4、M6、M8、MlO 為 PMOS 管，采樣電容Cs，積分電容C1W及上下兩個保持電容C。都分為兩極A、B，；其中M1、M3、M5的源極一起連接供電電源VDD，M2、M4、M6源極一起連接電源地GND ；M1的漏極、M3的柵極、M7的源極連接在一起；M3的漏極、M7的柵極和M6的源極連接在一起；M7的漏極、Ml的柵極、上保持電容Ce的B極、開關(guān)SI的輸入端、M9的源極和MlO的漏極連在一起；M6的柵極接偏置Vbl ；M6的源極接地；M9的柵極接偏置電壓Vb3 ；M10的柵極接偏置電壓Vb4 ；M5的柵極接偏置電壓Vb2 ；M9的漏極、MlO的源級、M8的漏極、M2的柵極、下保持電容Ce的B極和開關(guān)SI的輸出端連在一起；M2的漏極、M4的柵極、M8的源極連接在一起；M4的漏極、M8的柵極和M5的源極連接在一起；上保持電容Ce的A極，下保持電容Ce的A極以及采樣電容CS的B極連在一起接共模電平Vcm，采樣電容的A極連輸入端；開關(guān)SI斷開；
[0005]Ml-MlO管構(gòu)成C類反相器型放大器，Cs為采樣電容，負(fù)責(zé)存儲輸入電壓到基準(zhǔn)電壓Vcm的電壓差，Ce為保持電容，存儲反相器輸入電壓到基準(zhǔn)電壓Vcm的電壓差，此時運放構(gòu)成負(fù)反饋的閉環(huán)工作狀態(tài)，晶體管Ml、M2為輸入管，由于負(fù)反饋的存在Ml、M2被偏置在亞閾值區(qū)，而M3與M7，M4與M8分別構(gòu)成電流電壓反饋環(huán)路，M7和M8同時也被偏置在亞閾值工作狀態(tài)；M1與M3與M7構(gòu)成一個三層共源共柵型放大器，同時開關(guān)SI斷開，在M7和M8之間加入飽和M9和M10，使其構(gòu)成一個單向?qū)ǖ膽腋‰娏髟矗?br>[0006]積分階段電流結(jié)構(gòu)在采樣階段的基礎(chǔ)上將開關(guān)SI閉合，并連入積分電容Cl，同時輸入端連共模電平Vcm，在采樣階段連Vcm的節(jié)點與Vcm斷開并連Cl的A極，Cl的B極與M7的漏極、Ml的柵極、上保持電容Ce的B極、開關(guān)SI的輸入端、M9的源極和MlO的漏極連在一起作為輸出端；
[0007]開關(guān)SI閉合式懸浮電流源短路便于輸出，此時M1-M8管構(gòu)成C類反相器型放大器，Cs為采樣電容，Cl為積分電容，在積分階段將輸入接到基準(zhǔn)電壓Vcm，同時斷開G點與基準(zhǔn)電壓Vcm的連接。
[0008]Ml和M2管采用閾值電壓大于500mV的高閾值器件，而M3和M4采用閾值電壓300mV左右的低閾值器件，采樣電容和積分電容的比例設(shè)為Cs/CI = 1/4，同時為了使上下兩路電路平衡，Ml和M7的寬長比應(yīng)為M8和M2對應(yīng)NMOS管寬長比的2_3倍。
[0009]與已有技術(shù)相比，本發(fā)明的技術(shù)特點與效果:
[0010]本發(fā)明通過加入增益自舉結(jié)構(gòu)和懸浮電流源結(jié)構(gòu)，提高了反相器的直流增益和精度，從而提高積分器電荷轉(zhuǎn)移的精確度，使電路的運算結(jié)果更加準(zhǔn)確。
[0011]由于采用的C類反相器在大部分時間工作在靜態(tài)電流很小的亞閾值，而且供電電壓小于NMOS和PMOS閾值電壓的絕對值之和，因此該積分器電流可以在IV的低電壓情況下工作，并且實現(xiàn)低功耗。
【附圖說明】
[0012]圖1積分器采樣階段電路結(jié)構(gòu)圖；
[0013]圖2積分器積分階段電路結(jié)構(gòu)圖。
【具體實施方式】
[0014]本發(fā)明通過將增益自舉技術(shù)和懸浮電流源引入C類反相器中，提高了 C類反相器增益和精度，從而以該種C類反相器代替?zhèn)鹘y(tǒng)運算放大器實現(xiàn)低電壓低功耗的開關(guān)電容積分器結(jié)構(gòu)。
[0015]本發(fā)明采用的技術(shù)方案是:積分器分為采樣階段和積分階段，采樣階段電路結(jié)構(gòu)圖如圖1所示。該結(jié)構(gòu)由Ml-M1十個MOS管和采樣電容Cs，積分電容Cl，上下兩個保持電容 Ce 組，和一個開關(guān) SI 組成，其中 Ml 至 Ml、M3、M5、M7、M9 為 PMOS 管，M2、M4、M6、M8、MlO為NMOS管，采樣電容Cs，積分電容Cl以及上下兩個保持電容Ce都分為兩極A、B，在圖中所有電容的左邊為A極，右邊為B極。其中M1、M3、M5的源極一起連接供電電源VDD，M2、M4、M6源極一起連接電源地GND。Ml的漏極、M3的柵極、M7的源極連接在一起；M3的漏極、M7的柵極和M6的源極連接在一起；M7的漏極、Ml的柵極、上半部分Ce的B極、開關(guān)SI的輸入端、M9的源極和MlO的漏極連在一起；M6的柵極接偏置Vbl ；M6的源極接地；M9的柵極接偏置電壓Vb3 ；M10的柵極接偏置電壓Vb4 ；M5的柵極接偏