數(shù)字/模擬轉(zhuǎn)換的制作方法
【專利說明】數(shù)字/模擬轉(zhuǎn)換
[0001]本申請涉及數(shù)字-模擬轉(zhuǎn)換電路，且具體地涉及開關(guān)電容器DAC，尤其是過采樣DAC0
[0002]數(shù)字-模擬轉(zhuǎn)換器(DAC)是已知的并且被用在多種應(yīng)用中。一個具體的應(yīng)用是在音頻信號處理路徑內(nèi)。音頻數(shù)據(jù)被越來越多地以數(shù)字格式存儲和傳輸。數(shù)字音頻數(shù)據(jù)信號隨后可以在音頻信號路徑內(nèi)被轉(zhuǎn)換成等同或代表的模擬音頻數(shù)據(jù)信號，用于驅(qū)動例如音頻輸出換能器，諸如揚聲器(例如，頭戴式耳機/耳機揚聲器)，或被提供為模擬線路輸出(line-out)信號。因此，DAC可以被安排在這樣的音頻信號路徑中以將數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成合適的模擬格式，然后可以被放大以提供驅(qū)動/輸出信號。
[0003]對噪聲性能的不斷增加的要求意味著，在一些應(yīng)用中針對音頻信號的目標(biāo)信噪比可以在90-120dB的范圍內(nèi):即，背景噪聲水平應(yīng)在最大輸出信號的水平以下90dB到120dBo
[0004]原則上，15到20位DAC(例如，基于開關(guān)電容器的二進(jìn)制加權(quán)陣列)可以提供足夠的分辨率以將量化噪聲減小到這些90-120dB信噪比水平，但是在實踐中，可能需要更多的2到4位以允許對于與音頻信號路徑內(nèi)的這些無源元件和任何有源電路系統(tǒng)相關(guān)聯(lián)的熱噪聲的一些“噪聲預(yù)算”。然而，提供這樣的元件陣列的準(zhǔn)確匹配代表一個重大挑戰(zhàn)。
[0005]為了緩解匹配陣列元件這一問題，已知的是，在DAC的上游將數(shù)字輸入音頻流重新編碼成采樣速率較高但分辨率較低的數(shù)據(jù)流。通常，將以44.lks/s(千個采樣/秒)或48ks/s (或可能是這些標(biāo)準(zhǔn)速率的倍數(shù))的采樣速率f Jl碼數(shù)字音樂音頻信號?？梢杂帽热缯f5位的分辨率將這樣的數(shù)字音頻信號重新編碼成比如說64fs(即，大約3Ms/s)的采樣速率。此重新編碼的數(shù)字域音頻數(shù)據(jù)流可以通過具有與該音頻數(shù)據(jù)流相同或相似的采樣速率和分辨率(即，64fJP5位)的DAC而被轉(zhuǎn)換到模擬域中。這允許簡單得多的且較低分辨率的無源元件陣列用于DAC，并且提供的優(yōu)點是量化噪聲可以散布在寬得多的頻帶上，并且還可以使用眾所周知的技術(shù)將量化噪聲頻譜整形，使得實際上落在音頻帶內(nèi)的噪聲被減小到所要求的水平。
[0006]圖1例示一種已知類型的過采樣DAC信號路徑。以采樣速率fs(比如說，48千個采樣/秒)接收輸入數(shù)字24位(24b)數(shù)據(jù)，例如讀取自一些存儲介質(zhì)，諸如像固態(tài)存儲器。通過內(nèi)插在這些采樣點之間的內(nèi)插濾波器101接收此數(shù)字音頻輸入信號來提供所要求的額外數(shù)據(jù)采樣，以用高得多的采樣速率(比如說，64.fs)仍用24位(或可能稍微更寬以允許盡管濾波但是字長增加)提供數(shù)據(jù)流。
[0007]然后通過字長減小模塊102 (例如，三角積分調(diào)制器(delta-sigma modulator))接收來自該內(nèi)插器的過采樣的數(shù)字?jǐn)?shù)據(jù)流來以64.fs提供比如說5位的字長減小的(WLR)數(shù)字?jǐn)?shù)據(jù)流。其他已知的頻譜噪聲整形和字長減小技術(shù)可以被附加地或替代地應(yīng)用于該過采樣的數(shù)字?jǐn)?shù)據(jù)流。
[0008]在一些實施方案中，5位數(shù)據(jù)流可以被直接傳遞至合適的5位DAC104，該DAC 104轉(zhuǎn)而輸出對應(yīng)的模擬輸出音頻信號。DAC 104通常將包括由輸入信號編程的元件陣列，以生成所需要的模擬輸出電壓電平。
[0009]圖2示出包括兩個陣列元件(電容器C2和C3)的已知開關(guān)電容器DAC 104的結(jié)構(gòu)的部分的一個實施例。通常，C3的電容是關(guān)于C2的電容適當(dāng)?shù)丶訖?quán)的(例如，二進(jìn)制加權(quán)的)，使得C3是C2的電容的兩倍(C3 = 2.C2)。因此，為了清楚起見，圖2僅例示一個簡化的2位開關(guān)電容器DAC 104。然而，本領(lǐng)域技術(shù)人員將清楚的是，可以通過擴(kuò)展該陣列中的適當(dāng)?shù)丶訖?quán)的電容器的數(shù)目來實施具有的分辨率大于2位的DAC。
[0010]盡管未例示，由一個時鐘以64.fs的頻率驅(qū)動DAC 104。在每個時鐘周期的第一半中，根據(jù)輸入數(shù)據(jù)字的各個位，電容器C2和C3每個被充電到VP或VN0在每個時鐘周期的第二半中，電容器C2和C3在反饋電容器Cf兩端放電。
[0011]在實踐中，由于制造公差等，在電容器元件C2和C3之間可能存在某些失配或比率誤差。為了減小由于這樣的元件(C2，C3)失配導(dǎo)致的模擬輸出信號的音頻帶中的任何誤差，可以使用動態(tài)誤差匹配(DEM)技術(shù)。為了利用DEM，額外的電容器被包括在具有加權(quán)的DAC電容器陣列中，使得電容器的不同組合可以被用于提供所需要的模擬輸出電壓。因此，例如在5位開關(guān)電容器DAC的情況下，不是僅具有五個二進(jìn)制加權(quán)的電容器(其中加權(quán)為16:8:4:2:1)，而是在各種加權(quán)的每一個可以有多個電容器以能夠提供所需要的組合。例如，在圖1中示出的實施例中，可以存在十七個具有4:2:1加權(quán)的電容器，其中針對每個加權(quán)具有多個電容器。這允許待要與正被使用的電容器一起使用的電容器的多種不同組合對于每一個采樣都變化，使得任何匹配誤差將被均化。
[0012]因此，可以通過動態(tài)誤差匹配定序器103接收從三角積分調(diào)制器102輸出的字長減小的5位(5b)數(shù)字音頻數(shù)據(jù)信號，該動態(tài)誤差匹配定序器103適當(dāng)?shù)卣{(diào)度陣列中的各個電容器中的每個電容器的使用，以使電容器之間的任何匹配誤差均化。然后，DAC模擬輸出信號可以被直接地(線路輸出)或經(jīng)由功率驅(qū)動器級(也即，放大器105)傳遞到模擬輸出換能器。盡管未例示，該信號路徑的模擬部分還可以包括其他模擬信號的混合和/或可變模擬增益的應(yīng)用。
[0013]因此，將理解的是，可以通過在陣列中采用附加的可選擇的電容器來解決由開關(guān)電容器DAC中的電容器失配引起的誤差。對于5位開關(guān)電容器DAC，使用十七個電容器可足以允許充分地解決失配。然而，將理解開關(guān)電容器DAC的分辨率越大，所需要的不同電容器的數(shù)量越大以允許充分誤差匹配。這種不同電容器的數(shù)目的如此增加會變得非常大，并且在具有20位分辨率的開關(guān)電容器DAC上采用這樣的DEM技術(shù)可能不切實際。因此，將數(shù)字輸入音頻數(shù)據(jù)記錄成采樣速率較快但分辨率較低的信號，允許使用利用DEM技術(shù)的切合實際的DAC。
[0014]開關(guān)電容器DAC的電容器陣列中的電容器的充電和放電可以代表模擬輸出信號中的另一個噪聲分量，且因此這些“開關(guān)”電容器需要具有足夠提供所需要的性能的尺寸。對這些開關(guān)電容器準(zhǔn)確地充電和放電通常將需要在陣列中使用多個最小尺寸的MOS開關(guān)，并且將取決于開關(guān)電容器電路中使用的放大器的穩(wěn)定特性(settling characteristics)。因此，在實踐中，由于MOS開關(guān)和放大器特性，對可使用的最大過采樣比率存在限制。如果開關(guān)電容器DAC直接驅(qū)動音頻換能器，則尤其是這種情況。
[0015]本發(fā)明的實施方案旨在提供具有改進(jìn)的噪聲性能的數(shù)字-模擬轉(zhuǎn)換電路。
[0016]因此，根據(jù)本發(fā)明提供了一種用于將數(shù)字音頻信號轉(zhuǎn)換為模擬音頻信號的數(shù)字-模擬轉(zhuǎn)換電路，包括:數(shù)字-模擬轉(zhuǎn)換器，其能夠在多個DAC時鐘速率下操作；以及第一時鐘控制器，其基于關(guān)于音頻信號的幅度的指示來控制DAC時鐘速率。
[0017]第一時鐘控制器優(yōu)選地控制所述DAC時鐘速率，使得音頻信號的第一幅度導(dǎo)致第一 DAC時鐘速率并且音頻信號的更高的第二幅度導(dǎo)致更慢的第二 DAC時鐘速率。
[0018]該數(shù)字-模擬轉(zhuǎn)換器可以包括多個陣列元件，所述陣列元件響應(yīng)于輸入信號而切換，以提供所需要的輸出信號，其中所述多個陣列元件被配置成使得可以通過所述元件的多種組合實現(xiàn)給定的輸出電平。動態(tài)誤差匹配模塊可以控制多個陣列元件的切換以將所述元件的傳遞特性中的任何誤差均化。在一些情形下，誤差匹配模塊能夠在多個DEM時鐘速率下操作且第二時鐘控制器基于關(guān)于正被轉(zhuǎn)換的信號的幅度的指示控制該誤差匹配模塊的DEM時鐘速率。第二時鐘控制器可以控制DEM時鐘速率使得第一信號幅度導(dǎo)致第一 DEM時鐘速率并且更高的第二信號幅度導(dǎo)致更慢的第二 DEM時鐘速率。該第一和第二時鐘控制器可以被配置成使得DEM時鐘速率大體上一直等于或低于DAC時鐘速率。對于至少一些信號幅度，DEM時鐘速率可以比DAC時鐘速率更慢。DAC時鐘速率可以大體上一直是DEM時鐘速率的整數(shù)倍。
[0019]第一和第二時鐘控制器可以被配置成使得導(dǎo)致DAC時鐘速率改變的信號幅度的改變也導(dǎo)致DEM時鐘速率的改變。第一時鐘控制器也可以是第二時鐘控制器。替代地，可以存在信號幅度的至少一個改變，該信號幅度的至少一個改變導(dǎo)致DAC時鐘速率和DEM時鐘速率中的僅一個的改變。
[0020]該轉(zhuǎn)換電路可以包括一個字長減小模塊(諸如，三角積分調(diào)制器)，用于減小該數(shù)字-模擬轉(zhuǎn)換器的上游的數(shù)字信號的分辨率。該字長減小模塊可以是能夠在多個字長減小時鐘速率下操作的，并且第三時鐘控制器可以基于關(guān)于音頻信號的幅度的指示控制字長減小時鐘速率。第一信號幅度可以導(dǎo)致第一字長減小時鐘速率并且更高的第二信號幅度可以導(dǎo)致更慢的第二字長減小時鐘速率。該第一和第三時鐘控制器可以被配置成使得字長減小時鐘速率不大于DAC時鐘速率和/或?qū)τ谥辽僖恍┬盘柗龋珠L減小時鐘速率比DAC時鐘速率更慢。DAC時鐘速率可以大體上一直是字長減小時鐘速率的整數(shù)倍。
[0021]第一和第三時鐘控制器可以被配置成使得導(dǎo)致DAC時鐘速率改變的信號幅度的改變也導(dǎo)致字長減小時鐘速率的改變。第一時鐘控制器也可以是第三時鐘控制器。替代地，第一和第三時鐘控制器可以被配置成使得存在信號幅度的至少一個改變，該信號幅度的至少一個改變導(dǎo)致DAC時鐘速率和字長減小時鐘速率中的僅一個的改變。
[0022]第二和第三時鐘控制器(如果二者都存在)可以被配置成使得字長減小時鐘速率大體上一直等于或低于DEM時鐘速率。
[0023]該轉(zhuǎn)換電路還可以包括一個內(nèi)插器，用于以第一采樣速率接收數(shù)字信號并且以更快的采樣速率產(chǎn)生數(shù)字信號，該內(nèi)插器在數(shù)字-模擬轉(zhuǎn)換器和任何三角積分調(diào)制器的上游。該內(nèi)插器的輸出采樣速率可以不隨著信號幅度而變化。最低的DAC時鐘速率可以大體上等于該內(nèi)插器的輸出采樣速率。
[0024]該電路可以包括一個電平檢測器，用于檢測正被轉(zhuǎn)換的信號的幅度，其中第一采樣速率控制器響應(yīng)于該電平檢測器。該電平檢測器可以監(jiān)測該數(shù)字-模擬轉(zhuǎn)換器的上游的數(shù)字信號的幅度。該電平檢測器可以包括一個包絡(luò)檢測器。替代地，電平檢測器可以監(jiān)測該數(shù)字-模擬轉(zhuǎn)換器的下游的模擬信號的幅度。
[0025]該電平檢測器可以將信號幅度與一個或多個閾值比較，并且向至少第一時鐘發(fā)生器輸出一個控制信號，該控制信號指示所述信號幅度是在所述一個或多個閾值以上還是在所述一個或多個閾值以下。在一些情形下，該電平檢測器可以接收一個音量信號，該音量信號指示施加到在該電平檢測器和該數(shù)字-模擬轉(zhuǎn)換器之間的信號路徑中的正被轉(zhuǎn)換的信號的任何音量受控制的增益，并且基于所述音量信號調(diào)整檢測到的信號電平。
[0026]在一些情形下，從該數(shù)字-模擬轉(zhuǎn)換電路的上游的電路系統(tǒng)接收關(guān)于數(shù)字信號的