包括占空比校正的時(shí)鐘倍頻器的制造方法
【專利說(shuō)明】
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求享有2013年7月30日提交的主題名稱為乂LOCK DOUBLER IND化UDING DUTY CYCLE CORRECTION"的美國(guó)非臨時(shí)申請(qǐng)No. 13/954，691的優(yōu)先權(quán)，該申請(qǐng)?jiān)诖送ㄟ^(guò)全 文引用的方式明確并入本文。
技術(shù)領(lǐng)域
[0003] 本發(fā)明通常設(shè)及一種包括占空比校正的時(shí)鐘倍頻器。更具體地，本發(fā)明設(shè)及用于 基于經(jīng)校正的占空比產(chǎn)生時(shí)鐘信號(hào)的實(shí)施例。
【背景技術(shù)】
[0004] 可W采用各種類型的振蕩器和支持電路產(chǎn)生的時(shí)鐘信號(hào)通常用在許多電子電路 中并且用于各種目的。例如，時(shí)鐘信號(hào)可W用于觸發(fā)在諸如處理器、存儲(chǔ)器設(shè)備等之類的數(shù) 字電路中的觸發(fā)同步電路(例如觸發(fā)器）。
[0005] 具有由在邏輯高處持續(xù)時(shí)間W及在邏輯低處持續(xù)時(shí)間所確定的占空比的時(shí)鐘信 號(hào)連續(xù)地在邏輯高和邏輯低之間轉(zhuǎn)換。可W希望產(chǎn)生具有盡可能接近50%占空比的時(shí)鐘信 號(hào)，W使得邏輯高持續(xù)時(shí)間接近邏輯低持續(xù)時(shí)間。數(shù)字電路可W均使用時(shí)鐘信號(hào)的上升和 下降邊緣W觸發(fā)同步電路W實(shí)現(xiàn)更快的操作速度。時(shí)鐘信號(hào)的50%的占空比可W隨后為同 步電路提供最大定時(shí)容限。
[0006] 時(shí)鐘信號(hào)的占空比由于諸如在用于產(chǎn)生時(shí)鐘信號(hào)的晶體管器件中失配之類的各 種現(xiàn)象而可W失真。通常在設(shè)計(jì)時(shí)鐘發(fā)生和分布電路中花費(fèi)大量精力W減小器件失配。采 用先進(jìn)1C工藝制造的數(shù)字電路通常工作在高速下，例如一吉赫茲(G化)或更高。高速對(duì)應(yīng)于 減小的時(shí)鐘周期，例如1納秒(nsec)對(duì)應(yīng)于IGHz。小電路失配可W隨后轉(zhuǎn)換成具有較小時(shí)鐘 周期的占空比中的相對(duì)較大錯(cuò)誤。
[0007] 通常通過(guò)在兩倍于所希望頻率下運(yùn)行振蕩器并且將振蕩器輸出信號(hào)除W二W產(chǎn) 生具有良好占空比的時(shí)鐘信號(hào)，從而解決時(shí)鐘占空比問(wèn)題。然而，該方案出于數(shù)個(gè)原因可能 是不合需要或不充分的。首先，消耗更多功率W在兩倍于所需頻率下操作振蕩器W及二分 電路。其次，由于二分電路中隨機(jī)器件失配，因此顯著的占空比失真仍然可W存在于時(shí)鐘信 號(hào)中。
[000引存在對(duì)于時(shí)鐘倍頻器的需求。更具體地，存在對(duì)于設(shè)及用于基于校正的占空比產(chǎn) 生時(shí)鐘信號(hào)的時(shí)鐘倍頻器的實(shí)施例的需求。
【附圖說(shuō)明】
[0009]圖1圖示了占空比校正器。
[0010]圖2A示出了根據(jù)本發(fā)明示例性實(shí)施例的占空比校正器。
[0011]圖2B是與圖2A的占空比校正器相關(guān)聯(lián)的時(shí)序圖。
[0012]圖3A圖示了根據(jù)本發(fā)明示例性實(shí)施例的時(shí)鐘發(fā)生器。
[0013] 圖3B是與圖3A的時(shí)鐘發(fā)生器相關(guān)聯(lián)的時(shí)序圖。
[0014] 圖4是根據(jù)本發(fā)明的示例性實(shí)施例的包括占空比校正器和時(shí)鐘發(fā)生器的時(shí)鐘倍頻 器的框圖。
[001引圖5是示出了根據(jù)本發(fā)明示例性實(shí)施例的方法的流程圖。
[0016] 圖6是示出了根據(jù)本發(fā)明示例性實(shí)施例的另一方法的流程圖。
[0017] 圖7圖示了根據(jù)本發(fā)明示例性實(shí)施例的包括占空比校正器和時(shí)鐘發(fā)生器的設(shè)備。
【具體實(shí)施方式】
[0018] 結(jié)合附圖W下闡述的詳細(xì)說(shuō)明書(shū)意在作為本發(fā)明示例性的說(shuō)明，并且并非意在僅 展示其中可W實(shí)施本發(fā)明的實(shí)施例。該說(shuō)明書(shū)全文中所使用的術(shù)語(yǔ)"示例性"意味著"用作 示例、實(shí)例或說(shuō)明"，并且不應(yīng)必需構(gòu)造作為在其他示例性實(shí)施例之上的優(yōu)選或有利的實(shí)施 例。詳細(xì)說(shuō)明書(shū)為了提供本發(fā)明示例性實(shí)施例的全面理解而包括具體細(xì)節(jié)。對(duì)本領(lǐng)域技術(shù) 人員明顯的是，可W不采用運(yùn)些具體細(xì)節(jié)而實(shí)施本發(fā)明的示例性實(shí)施例。在一些情形中，廣 泛已知的結(jié)構(gòu)和器件W框圖形式示出W便于避免模糊在此所展示的示例性實(shí)施例的創(chuàng)新。
[0019] 如將由本領(lǐng)域普通技術(shù)人員所認(rèn)識(shí)到的那樣，通常，僅一個(gè)晶體振蕩器參考時(shí)鐘 (例如19.2MHz)可應(yīng)用于基于鎖相環(huán)(P化)的頻率合成器。對(duì)于使用環(huán)形振蕩器電壓受控振 蕩器(VC0)的化L而言，輸出相位噪聲可W通過(guò)增大化L的帶寬而大大改進(jìn)。當(dāng)針對(duì)給定參考 頻率已經(jīng)為了其最大穩(wěn)定帶寬而設(shè)計(jì)化L時(shí)，可W僅通過(guò)增大參考頻率而進(jìn)一步增大帶寬。
[0020] 圖1圖示了占空比校正器100。占空比校正器100包括電荷累102,觸發(fā)器104, W及 邏輯器件106、108、110和112。如圖所示，邏輯器件106、108、110和112中的每一個(gè)可W包括 反相器。觸發(fā)器104被配置用于接收具有并非50%占空比的輸入時(shí)鐘信號(hào)ckin。此外，觸發(fā) 器104被配置用于經(jīng)由端口 D接收電源電壓VddW及經(jīng)由復(fù)位端口 rst接收反饋信號(hào)。觸發(fā)器 104被進(jìn)一步配置用于經(jīng)由端口 Q輸出時(shí)鐘輸出ckdccW及經(jīng)由端口這瑜1出^。
[0021] 電荷累102包括電流源Is日URCE，晶體管M1-M6,電容器kCiNT和CiNT，W及開(kāi)關(guān)S1-S4。電 流源IsouRCE禪合在電源電壓Vdd和晶體管Ml的漏極之間，晶體管Ml的漏極進(jìn)一步禪合至晶體 管Ml的柵極、晶體管M2的柵極、W及晶體管M5的柵極。晶體管Ml的源極禪合至節(jié)點(diǎn)A，其進(jìn)一 步禪合至節(jié)點(diǎn)B和晶體管M2的源極。晶體管M2的漏極禪合至晶體管M3的漏極，其進(jìn)一步禪合 至晶體管M3的柵極和晶體管M4的柵極。晶體管M3的源極禪合至電源電壓Vdd，晶體管M4的源 極經(jīng)由開(kāi)關(guān)S1而可切換地(例如選擇性地)禪合至電源電壓Vdd。晶體管M4的漏極禪合至晶體 管M5的漏極，W及晶體管M5的源極經(jīng)由開(kāi)關(guān)S2可切換地禪合至節(jié)點(diǎn)B。
[0022] 電容器kCiNT禪合在電源電壓Vdd和節(jié)點(diǎn)E之間，節(jié)點(diǎn)E禪合至晶體管M5的漏極和晶體 管M6的柵極。電容器CINT經(jīng)由節(jié)點(diǎn)D而禪合在節(jié)點(diǎn)C與晶體管M6的漏極之間。晶體管M6經(jīng)由 開(kāi)關(guān)S3而可切換地禪合至電源電壓Vdd, W及節(jié)點(diǎn)C和D經(jīng)由開(kāi)關(guān)S4可W禪合在一起。節(jié)點(diǎn)D禪 合至邏輯器件112的輸入端。此外，開(kāi)關(guān)S1和S2被配置用于接收從觸發(fā)器104的端口 Q傳輸?shù)?信號(hào)，W及開(kāi)關(guān)S3和S4被配置用于接收從觸發(fā)器104的端口 ρ傳輸?shù)男盘?hào)。
[0023] 具有額定地相等的上拉和下拉電流的電荷累W及積分電容器用于檢測(cè)在輸入時(shí) 鐘的高和低時(shí)間之間的任何失配。電容器kCiNT上的電壓(也即電壓Vcp)控制了經(jīng)由晶體管Μ6 傳輸至電容器CiNT的電流。電容器CiNT上的電壓到達(dá)反相器闊值花費(fèi)的時(shí)間量用于設(shè)置經(jīng)校 正的時(shí)鐘的高時(shí)間。理想地，當(dāng)電壓Vcp達(dá)到穩(wěn)定狀態(tài)時(shí)，經(jīng)校正的時(shí)鐘占空比必須是50%。 該方案的一個(gè)缺點(diǎn)是其依賴于電荷累上拉和下拉電流的精確匹配。
[0024] 如在此所述的示例性實(shí)施例設(shè)及一種包括占空比失配抵消的時(shí)鐘倍頻器。根據(jù)一 個(gè)示例性實(shí)施例，一種設(shè)備可W包括配置用于接收輸入時(shí)鐘信號(hào)并且傳輸經(jīng)校正的輸出時(shí) 鐘信號(hào)的占空比校正電路。占空比校正電路可W包括第一電路W在輸入時(shí)鐘信號(hào)的第一周 期期間傳輸輸出電壓并且在輸入時(shí)鐘信號(hào)的第二周期期間校正第一電路的電流失配。占空 比校正電路也可W包括第二電路W在第二周期期間傳輸輸出電壓并且在第一周期期間校 正第二電路的電流失配。此外，設(shè)備可W包括用于接收經(jīng)校正的時(shí)鐘信號(hào)并且產(chǎn)生輸出時(shí) 鐘信號(hào)的時(shí)鐘發(fā)生器。
[0025] 根據(jù)另一示例性實(shí)施例，本發(fā)明包括一種用于產(chǎn)生時(shí)鐘信號(hào)的方法。該方法的各 個(gè)實(shí)施例可W包括采用多個(gè)電荷累產(chǎn)生經(jīng)校正的時(shí)鐘信號(hào)，其中多個(gè)電荷累中的每個(gè)電荷 累被配置用于在輸入時(shí)鐘信號(hào)的一部分周期期間校正電流失配。方法也可W包括產(chǎn)生具有 大于經(jīng)校正的時(shí)鐘信號(hào)頻率的頻率的輸出時(shí)鐘。
[0026] 通過(guò)考慮后續(xù)說(shuō)明書(shū)、附圖W及所附權(quán)利要求，本發(fā)明的其他特征方面、W及各個(gè) 特征方面的特征和優(yōu)點(diǎn)對(duì)于本領(lǐng)域技術(shù)人員將變得明顯。
[0027] 圖2A圖示了根據(jù)本發(fā)明示例性實(shí)施例的設(shè)備200?？蒞包括占空比校正器的設(shè)備 200包括雙電荷累。更具體地，設(shè)備200包括電荷累202和電荷累204。設(shè)備200進(jìn)一步包括觸 發(fā)器206、觸發(fā)器208、與口 210和212、與非口 214和216、W及反相器218、220、222和224。此 夕h電流源I被配置用于為設(shè)備200提供偏置電流。
[002引電荷累202包括晶體管M7-M16、開(kāi)關(guān)S5-S12、W及電容器CuDi。電流源I禪合在電源 電壓Vdd和晶體管Ml 1的漏極之間，晶體管Ml 1的漏極進(jìn)一步禪合至晶體管Ml 1的柵極、晶體管 M12的柵極、晶體管M13的柵極、W及晶體管M16的柵極。晶體管Mil的源極禪合至節(jié)點(diǎn)F，其進(jìn) 一步禪合至晶體管M12的