用于模數(shù)轉(zhuǎn)換器的微處理器輔助校準(zhǔn)的制作方法
【專利說明】
[0001 ]優(yōu)先權(quán)數(shù)據(jù)
[0002] 本專利申請接收受益于或要求于2014年12月17日提交的題為"DIGITALLY ASSISTED TECHNIQUES FOR ANALOG-TO-DIGITAL CONVERTERS" 的美國臨時(shí)申請62/093391 的優(yōu)先權(quán)。該臨時(shí)申請通過引用整體結(jié)合到本文中。
技術(shù)領(lǐng)域
[0003] 本發(fā)明涉及集成電路的領(lǐng)域，尤其是用于模數(shù)轉(zhuǎn)換器的數(shù)字輔助技術(shù)。
【背景技術(shù)】
[0004] 在許多電子應(yīng)用中，模擬輸入信號轉(zhuǎn)換為數(shù)字輸出信號(例如，用于進(jìn)一步的數(shù)字 信號處理）。例如，在精度測量系統(tǒng)中，電子裝置被設(shè)置有一個(gè)或多個(gè)傳感器以進(jìn)行測量，并 且這些傳感器可以產(chǎn)生模擬信號。該模擬信號然后將被提供到模數(shù)轉(zhuǎn)換器(ADC)作為輸入， 以產(chǎn)生數(shù)字輸出信號，以便進(jìn)一步處理。在另一種情況中，天線基于在空氣中攜帶信息/信 號的電磁波產(chǎn)生模擬信號。由天線產(chǎn)生的模擬信號隨后作為輸入提供到ADC以產(chǎn)生數(shù)字輸 出信號，以便進(jìn)一步處理。
[0005] ADC可以應(yīng)用于許多地方，諸如寬帶通信系統(tǒng)、音響系統(tǒng)、接收器系統(tǒng)等。ADC可以 轉(zhuǎn)換表示現(xiàn)實(shí)世界的現(xiàn)象(例如，光，聲，溫度或壓力）的模擬電信號，用于數(shù)據(jù)處理的目的。 設(shè)計(jì)ADC是不平凡的任務(wù)，因?yàn)槊總€(gè)應(yīng)用程序可在性能、功耗、成本和尺寸具有不同的需求。 ADC用于廣泛的應(yīng)用，包括通信、能源、醫(yī)療、儀器儀表和測量、電機(jī)和電源控制、工業(yè)自動化 和航空航天/國防。隨著需要ADC的應(yīng)用增長，需要準(zhǔn)確而可靠的轉(zhuǎn)換性能也隨之增加。
[0006] -般而言，ADC是將由模擬信號攜帶的連續(xù)物理量轉(zhuǎn)換為表示該量的振幅(或攜帶 該數(shù)字值的數(shù)字信號）的數(shù)字值的電子設(shè)備。ADC典型地由構(gòu)成集成電路或芯片的許多設(shè)備 組成。ADC通常由下述應(yīng)用要求定義：它的帶寬（它可以正確地轉(zhuǎn)換為數(shù)字信號的頻率范 圍），其分辨率(最大模擬信號可劃分并表示數(shù)字信號的離散電平的數(shù)目），其信號對噪聲比 (相對于所述ADC引入的噪聲信號，ADC如何準(zhǔn)確測量hADC具有許多不同的設(shè)計(jì)，其可根據(jù) 應(yīng)用的要求來選擇。在許多情況下，設(shè)計(jì)滿足應(yīng)用要求并同時(shí)提供足夠性能的ADC是不平凡 的。

【發(fā)明內(nèi)容】

[0007] 模數(shù)轉(zhuǎn)換器(ADC)可具有影響其性能的誤差，特別是它們的(有效)解析。速度和分 辨率通常存在折衷，其中，更高速的ADC傾向于具有較低的分辨率。當(dāng)ADC的速度變快時(shí)，需 要采取措施以補(bǔ)償或校正這些錯(cuò)誤更高，從而ADC不獲得速度而損失分辨率。為了改進(jìn)性 能，許多技術(shù)已用于補(bǔ)償或校正錯(cuò)誤。當(dāng)ADC用亞微米技術(shù)實(shí)現(xiàn)時(shí)，模數(shù)轉(zhuǎn)換器可以容易并 方便地配備片上微處理器，用于執(zhí)行多種數(shù)字功能。片上微處理器和任何合適的數(shù)字電路 可以實(shí)現(xiàn)豐富的功能用于減少這些誤差，使某些不希望的偽像被減少，并提供高度可配置 的ADC的靈活平臺。片上微處理器特別有用于隨機(jī)時(shí)間交錯(cuò)ADC。此外，隨機(jī)抽樣的ADC可以 并行地添加到主ADC(例如，隨機(jī)時(shí)間交錯(cuò)ADC)，用于校準(zhǔn)目的。此外，整個(gè)系統(tǒng)可包括有效 的實(shí)施方式，用于校正ADC(例如，多級ADC)中的誤差。
【附圖說明】
[0008] 為了提供本公開內(nèi)容和其特征和優(yōu)點(diǎn)的更完整理解，可結(jié)合附圖參考下面的描 述，其中，類似的參考數(shù)字表示相同的部件，其中：
[0009] 圖1示出根據(jù)本公開的一些實(shí)施例的示例性逐次逼近ADC;
[0010]圖2示出根據(jù)本公開的一些實(shí)施例，用于SAR ADC的示例性內(nèi)部DAC;
[0011] 圖3示出根據(jù)本公開的一些實(shí)施例的示例性分級ADC;
[0012] 圖4示出根據(jù)本公開的一些實(shí)施例的兩個(gè)示例性流水線型ADC;
[0013]圖5示出根據(jù)本公開的一些實(shí)施例的示例性5：-A調(diào)制器；
[0014] 圖6示出根據(jù)本公開的一些實(shí)施例的示例性的二階5：-A調(diào)制器；
[0015] 圖7A示出具有兩個(gè)子ADC的示例性時(shí)間交錯(cuò)ADC，以及圖7B示出示出用于圖7A的示 例性時(shí)間交錯(cuò)ADC的采樣邊緣的時(shí)序圖。
[0016] 圖8示出具有專用和專門的模擬或數(shù)字處理電路的常規(guī)ADC芯片的示例性布局； [0017]圖9示出根據(jù)本公開的一些實(shí)施例，具有片上微處理器的ADC芯片的示例性布局；
[0018]圖10示出根據(jù)本公開的一些實(shí)施例，具有轉(zhuǎn)換器和片上微處理器的系統(tǒng)圖；
[0019]圖11示出根據(jù)本公開的一些實(shí)施例，具有轉(zhuǎn)換器、片上微處理器和時(shí)鐘發(fā)生器的 系統(tǒng)圖；
[0020] 圖12示出根據(jù)本公開的一些實(shí)施例的流水線ADC的示例性階段；
[0021] 圖13-18示出根據(jù)本公開的一些實(shí)施例的一系列示例性電壓曲線，其示出流水線 ADC內(nèi)的操作以及一個(gè)或多個(gè)可能的誤差源；
[0022] 圖19示出根據(jù)本公開的一些實(shí)施例，具有6個(gè)階段，配備有抖動注入的示例性流水 線 ADC;
[0023] 圖20示出根據(jù)本公開的一些實(shí)施例，可用于校準(zhǔn)的關(guān)聯(lián)方案；
[0024]圖21示出根據(jù)本公開的一些實(shí)施例的增益誤差校正方案；
[0025]圖22示出根據(jù)本公開的一些實(shí)施例的另一增益誤差校正方案；
[0026]圖23A-B示出根據(jù)本公開的一些實(shí)施例，適于由片上uP執(zhí)行的示例性校準(zhǔn)功能； [0027]圖24示出根據(jù)本公開的一些實(shí)施例，具有片上uP的示例性交錯(cuò)ADC的示例性系統(tǒng) 圖；
[0028]圖25示出根據(jù)本公開的一些實(shí)施例，用于閃速ADC校準(zhǔn)和流水線級校準(zhǔn)的示例性 硬件流；
[0029]圖26示出根據(jù)本公開的一些實(shí)施例，用于脈動減法和示例性積累和抽取塊的示例 性硬件流；
[0030]圖27不出根據(jù)本公開的一些實(shí)施例的相鄰子ADC的米樣；
[0031 ]圖28不出根據(jù)本公開的一些實(shí)施例的參考和相鄰子ADC的米樣;和
[0032]圖29示出根據(jù)本公開的一些實(shí)施例，示例性片上uP與所述芯片的連接以與其余部 分進(jìn)行通信。
【具體實(shí)施方式】
[0033] 理解模數(shù)轉(zhuǎn)換器(ADC)
[0034]具有許多種類的ADC，每個(gè)旨在輸出提供到ADC的模擬輸入的數(shù)字表示。下面的段 落討論幾個(gè)這樣的種類。
[0035] ADC的一個(gè)示例種類是逐次逼近寄存器模數(shù)轉(zhuǎn)換器(SAR ADChSAR ADC通常用于 數(shù)據(jù)采集應(yīng)用，特別是其中多個(gè)信道被數(shù)字化。圖1示出根據(jù)本公開的一些實(shí)施例的示例性 逐次逼近ADC。在一個(gè)示例中，在斷言⑶NVERTSTART命令時(shí)，取樣與保持（SHA)置于保持模 式，以及除了設(shè)置為"1"的MSB，逐次逼近寄存器(SAR)的所有位都復(fù)位為"0"。SAR輸出驅(qū)動 內(nèi)部數(shù)模轉(zhuǎn)換器(DAC)。如果DAC輸出大于模擬輸入，在SAR中的該位復(fù)位，否則它留下設(shè)置。 下一個(gè)最高有效位然后被設(shè)置為"1"。如果DAC輸出大于模擬輸入，在SAR中的該位復(fù)位，否 則它留下設(shè)置。該過程依次對于每個(gè)位重復(fù)。當(dāng)所有的位已在適當(dāng)時(shí)確定、測試、重置，SAR 的內(nèi)容對應(yīng)于模擬輸入的值，以及轉(zhuǎn)換完成。這些比特"試驗(yàn)"可以形成基于串行輸出版本 SAR ADC的基礎(chǔ)。除了這個(gè)的其他算法可用于產(chǎn)生模擬輸入的數(shù)字表示。SARADC的精度可受 內(nèi)部DAC的精度的影響。圖2示出根據(jù)本公開的一些實(shí)施例，用于SAR ADC的示例性內(nèi)部DAC。 示例性內(nèi)部DAC(使用開關(guān)電容或電荷再分配技術(shù)所示)可確定SAR ADC的整體精度和線性。 即使采用精確光刻，電容器的匹配并不總是完美的，并且如果未被剪掉會降低SAR ADC的性 能。
[0036] ADC的另一個(gè)示例種類是流水線ADC，其通常歸類為高速ADC(例如，具有高于5每秒 百萬樣本(MSPS)或甚至高于10MSPS的取樣速率）。流水線型ADC通常用于視頻、抽樣無線電 應(yīng)用、儀器儀表(數(shù)字示波器，數(shù)字頻譜分析儀)等。流水線ADC具有在其子區(qū)域ADC中的起 源。圖3示出根據(jù)本公開的一些實(shí)施例的示例性分級ADC。如由這個(gè)例子示出，分級ADC有兩 個(gè)階段:MSB子ADC(SADC)中N1位的"粗"轉(zhuǎn)換，接著在LSB SADC中N2位的"精"轉(zhuǎn)換。N1位"粗" 轉(zhuǎn)換由N1位子DAC(SDAC)轉(zhuǎn)換回成模擬信號，并從保持的模擬信號中減去，和放大以產(chǎn)生殘 余信號。將殘余信號然后施加到N2位SADC體。通常情況下，為了子區(qū)域架構(gòu)滿意地操作，N1 SADC和SDAC優(yōu)于N位準(zhǔn)確性(N=N1+N2)。殘余信號偏移和增益經(jīng)過調(diào)整，使其充滿N2 SADC， 以避免遺漏碼。在N2 SADC中的任何非線性或漂移也將引起失碼，如果它超過1 LSB參考N 位。當(dāng)階段間校準(zhǔn)不正確時(shí)，缺少的代碼將出現(xiàn)在整個(gè)ADC轉(zhuǎn)換函數(shù)。為了增加分級ADC的速 度，引入流水線ADC。圖4示出根據(jù)本公開的一些實(shí)施例的兩個(gè)流水線ADC。流水線ADC具有數(shù) 字校正的子區(qū)域結(jié)構(gòu)，其中，所述兩個(gè)階段的每個(gè)操作二分之一的轉(zhuǎn)換周期的數(shù)據(jù)，然后在 采樣時(shí)鐘的下個(gè)階段之前將它的殘余輸出傳遞到下一個(gè)階段。在頂端圖(A)中，兩個(gè)流水線 階段使用階段間跟蹤和保持(T/H)，以提供階段間增益，并給予每個(gè)階段一定時(shí)間量，以在 其輸入處理信號。當(dāng)?shù)谝浑A段轉(zhuǎn)換完成時(shí)，階段間T/H用作模擬延遲線-它被定時(shí)進(jìn)入保持 模式。這允許內(nèi)部SADC、SDAC和放大器的更多沉降時(shí)間，并且允許流水線變換器在比非流水 線版本高地多的總采樣率進(jìn)行操作。術(shù)語操作"流水線"指在任何給定的時(shí)鐘周期一個(gè)階段 處理之前階段的數(shù)據(jù)的能力。在特定時(shí)鐘周期的每個(gè)階段結(jié)束時(shí)，給定階段的輸出被傳遞 到使用T/H功能的下一個(gè)階段，新的數(shù)據(jù)被移入該階段。在"流水線"中除了最后階段的所有 的數(shù)字輸出可以存儲在適當(dāng)數(shù)量的移位寄存器中，以便到達(dá)校正邏輯的數(shù)字?jǐn)?shù)據(jù)對應(yīng)于相 同的樣本。在底部圖（B)中，可替代架構(gòu)，乘法DAC用于提供適量的階段間增益以及減法功 能。在流水線ADC中，T/H放大器的時(shí)鐘的階段對于實(shí)現(xiàn)所需性能是重要的。本領(lǐng)域技術(shù)人員 可理解:流水線ADC具有許多不同的實(shí)現(xiàn)或設(shè)計(jì)。例如，一些流水線ADC使用閃存器作為構(gòu)建 塊，但一些ADC利用其它硬件架構(gòu)用于各個(gè)ADC。閃存轉(zhuǎn)換器利用平行比較器，每個(gè)工作在由 電阻梯形網(wǎng)絡(luò)確定的略有不同的參考電壓。
[0037]然而，ADC中另一種種類是2-AADC，其往往用于精密工業(yè)測量、話音頻帶和音頻 應(yīng)用空間。在A模數(shù)轉(zhuǎn)換器中使用的概念是過采樣、噪聲整形、數(shù)字濾波和抽取。在傳統(tǒng) "奈奎斯特"操作的噪聲頻譜中，其中ADC輸入信號落在dc和fs/2之間，并且量化噪聲均勻擴(kuò) 展在相同的帶寬。過采樣的過程(隨后數(shù)字濾波和抽取)增加了奈奎斯特帶寬(dc-fs/2的區(qū) 域）內(nèi)的信噪比（SNR)。此外，當(dāng)使用2-A調(diào)制器時(shí)，量化噪聲可以成型，是的大多數(shù)發(fā)生在 關(guān)注的帶寬之外，從而進(jìn)一步增加 dc-fs/2區(qū)域中的SNR。圖5示出根據(jù)本發(fā)明的一些實(shí)施例 的示例性△調(diào)制器。示例性調(diào)制器包括1位ADC(例如，比較器)和1位DAC(例如，開關(guān)）。雖 然有若干多位A ADC，使用單比特調(diào)制器的那些具有固有的優(yōu)良差分線性的優(yōu)點(diǎn)。調(diào)制 器的輸出是1位數(shù)據(jù)流。該調(diào)制器可以通過充當(dāng)信號的低通過濾器和量化噪聲的高通過濾 器而實(shí)現(xiàn)噪聲整形功能。雖然簡單的一階單位A ADC是固有線性和單調(diào)的（由于1位ADC 和1位DAC)，它并沒有為高分辨率應(yīng)用提供足夠的噪聲整形。增加調(diào)制器中積分器的數(shù)目 (類似于添加極點(diǎn)到過濾器)提供更多的噪聲整形，而以更復(fù)雜的設(shè)計(jì)作為代價(jià)。圖6表示根 據(jù)本發(fā)明的一些實(shí)施例的示例性二階S-A調(diào)制器。除了示出體系結(jié)構(gòu)，附圖還示出噪聲整 形特性相比于一階調(diào)制器的改善。高階調(diào)制器(大于第三階)難以穩(wěn)定并呈現(xiàn)顯著的設(shè)計(jì)挑 戰(zhàn)。
[0038]然而，ADC的另一個(gè)種類是時(shí)間交錯(cuò)ADC，其中ADC具有M多個(gè)子ADC(任何合適的體 系結(jié)構(gòu)），其在整個(gè)系統(tǒng)采樣率的1/M的采樣率運(yùn)行。結(jié)果急劇增大以增加整體ADC的采樣 率。許多(低速)ADC可以時(shí)間交錯(cuò)的方式并行地在序列中運(yùn)行，使用適當(dāng)?shù)挠?jì)時(shí)以增加有效 組合的ADC采樣速率。圖7A示出具有兩個(gè)子ADC的示例性時(shí)間交錯(cuò)ADC，以及圖7B示出示出用 于圖7A的示例性時(shí)間交錯(cuò)ADC的采樣邊緣的時(shí)序圖。具體地，圖7A示出具有兩個(gè)子ADC(ADC_ 0和ADC_1)的時(shí)間交錯(cuò)ADC的示例，每個(gè)能產(chǎn)生每秒Y百萬個(gè)樣本(MS/s)。在一起時(shí)，使用圖 7B所示的適當(dāng)時(shí)鐘，兩個(gè)子ADC可以提供高達(dá)2*Y MS/s的整體采樣率。適當(dāng)?shù)臅r(shí)鐘可以由時(shí) 鐘發(fā)生器（"clock gen"塊)提供，以產(chǎn)生具有不同相位的時(shí)鐘信號或選擇信號qO和ql，以交 替地選擇子ADC，用于將模擬輸入信號轉(zhuǎn)換成數(shù)字輸出。返回參照圖7A，兩個(gè)子ADC(ADC_0和 ADC_1)交替（即，按照連續(xù)順序或按照固定順序)采樣輸入信號Vin，并分別產(chǎn)生相應(yīng)的數(shù)字 輸出(Douto和Douti)，然后將其通過數(shù)字組合（"dig combiner"塊)合并，用于產(chǎn)生Y MS/s數(shù)字 輸出Dcmt。在本示例中，子ADC根據(jù)固定的順序操作[...ADC_0，ADC_1，ADC_0，ADC_1，ADC_0， ADC_1，...]操作，例如以循環(huán)方式。具有兩個(gè)子ADC的時(shí)間交錯(cuò)ADC在本文被描述為用于理 解時(shí)間交錯(cuò)ADC的操作的示例，，并且不旨在限制本公開。具有多于兩個(gè)子ADC的其它時(shí)間交 錯(cuò)ADC由本公開所設(shè)想。此外，具有三個(gè)或更多子ADC的時(shí)間交錯(cuò)ADC可以以固定順序、隨機(jī) 序列或偽隨機(jī)序列進(jìn)行操作。
[0039]兩個(gè)或更多ADC可以根據(jù)隨機(jī)序列或偽隨機(jī)序列中，交錯(cuò)的時(shí)間采樣模擬輸入。在 這樣的例子中，ADC可足夠快構(gòu)建，使得少至兩個(gè)ADC可以采樣隨機(jī)序列中的模擬輸入。在一 些實(shí)施例中，三個(gè)或多個(gè)ADC可以根據(jù)隨機(jī)序列或偽隨機(jī)序列時(shí)間交錯(cuò)地采樣。在這樣的例 子中，一個(gè)或多個(gè)所述三個(gè)或更多的ADC可以是"忙"的，而兩個(gè)或更多個(gè)所述三個(gè)或更多的 ADC可以是"空閑"的（等待被選擇/使用）。當(dāng)進(jìn)行下一次采樣時(shí)，"空閑" ADC之一可隨機(jī)選自 那些"空閑"的那些，以獲取在偽隨機(jī)序列中的下一個(gè)樣本。
[0040] 然而，模數(shù)轉(zhuǎn)換器的另一種類是多級ADC，包括多級模數(shù)轉(zhuǎn)換器或者級聯(lián)的多個(gè) ADC。每個(gè)階段通常包括ADC。階段可以使用相同或不同的ADC架構(gòu)來解決數(shù)字輸出代碼的不 同部分。通常情況下，第一模數(shù)轉(zhuǎn)換級基于所述模擬輸入解析最高有效位，并產(chǎn)生用于第二 (第一之后）模數(shù)轉(zhuǎn)換級的輸出。輸出可以是表示模擬輸入和由特定階段產(chǎn)生的數(shù)字輸出 (即，由第一階段解析的最高有效位的值)之間的差的殘余。第二模數(shù)轉(zhuǎn)換級然后對殘余信 號執(zhí)行模數(shù)轉(zhuǎn)換，以解析數(shù)字輸出的進(jìn)一步位。第二級可以生成多階段ADC的隨后級的進(jìn)一 步殘余信號。在一些情況下，逐次逼近寄存器ADC可被認(rèn)為是一種多級ADC(例如，如果分段 設(shè)計(jì)被實(shí)現(xiàn)以使用簡單的ADC解析最高有效位，和進(jìn)一步位由SAR電荷分布架構(gòu)解析）。殘余 類型ADC(包括兩步ADC、算法ADC和流水線ADC)也被認(rèn)為是多級ADC。雖然算法ADC可重用單 個(gè)階段，單個(gè)ADC重復(fù)使用的每個(gè)階段可被認(rèn)為是多級ADC的一個(gè)階段。多級ADC的另一種形 式是多級噪聲整形A-2(MASH)ADC，包括多個(gè)階段的八-2模數(shù)轉(zhuǎn)換器或其它類型的厶0〇 (例如，閃速ADC)和A - 5： ADC的組合。
[0041] 上述ADC結(jié)構(gòu)并不意在限制本公開。對于本領(lǐng)域技術(shù)人員，其它結(jié)構(gòu)是由本公開內(nèi) 容設(shè)想。
[0042] ADC的錯(cuò)誤和假象
[0043]盡管電路設(shè)計(jì)的目標(biāo)是設(shè)計(jì)和制造完美的ADC，但產(chǎn)生ADC的電路往往不健全，或 者由于制造的限制沒有完全按預(yù)期操作。有時(shí)該電路的行為也可以由于操作條件的變化偏 離預(yù)期或期望的行為，諸如溫度和襯底的老化。這些偏差往往會導(dǎo)致ADC有不良的誤差和假 象。對于SAR ADC，誤差的一個(gè)常見原因是內(nèi)部DAC的電容的不匹配。對于A-2ADC，誤差源 包括偏移誤差、增益誤差和線性誤差。對于流水線ADC，誤差源包括比較器偏移誤差、參考電 壓的誤差、饋送至級間T/H的時(shí)鐘相位、熱噪聲、采樣時(shí)鐘抖動、電容失配、級間增益級誤差、 增益級偏置、級間增益非線性、子ADC錯(cuò)誤、子DAC錯(cuò)誤，等。對于交錯(cuò)的ADC，各個(gè)子ADC的誤 差源出現(xiàn)，以及子ADC在增益、偏移、定時(shí)、帶寬之間的不匹配可以存在。
[0044] 具有ADC的片上微處理器的介紹
[0045]在傳統(tǒng)的ADC中，專用和專門的模擬和/或數(shù)字電路片上或片外設(shè)置ADC，以測量、 補(bǔ)償和/或糾正這些錯(cuò)誤。在一些情況下，專用和專門的模擬或數(shù)字電路可以執(zhí)行信號的 前/后處理。圖8示出具有專用和專門模擬或數(shù)字處理電路的常規(guī)ADC芯片的示例性布局?？?以從示例性芯片區(qū)域看出，芯片800的布局具有ADC 802區(qū)域，用于校準(zhǔn)（"cal"）和/或信號 的前/后處理的模擬/數(shù)字邏輯804區(qū)域，用于存儲輸出數(shù)字?jǐn)?shù)據(jù)的可選存儲器806,以及用 于產(chǎn)生時(shí)鐘信號的時(shí)鐘發(fā)生器808( "clock gen"）區(qū)域。提供這些專用和專門的模擬或數(shù)字 邏輯可以添加顯著的復(fù)雜性和設(shè)計(jì)時(shí)間。此外，該電路是固定的，而沒有相當(dāng)可配置性。 [0046]圖9示出根據(jù)本公開的一些實(shí)施例，具有片上微處理器的改進(jìn)ADC芯片的示例性布 局?？梢詮恼f明性芯片區(qū)域看出，芯片900布局中具有ADC902區(qū)域，用于進(jìn)行校準(zhǔn)和/或信號 的前/后處理的模擬/數(shù)字邏輯904區(qū)，用于執(zhí)行校準(zhǔn)和/或信號的前/后處理的至少一些部 分的片上微處理器(uP)910,用于存儲由UP 910可執(zhí)行的數(shù)據(jù)和/或指令的存儲器908,以及 用于產(chǎn)生時(shí)鐘信號的時(shí)鐘發(fā)生器906( "clock gen"）區(qū)域，。
[0047]在本公開的情況下，片上uP(例如，片上uP 910)-般包括可以執(zhí)行處理單元或中 央處理單元的功能的電路。片上uP可以包括一個(gè)或多個(gè)算術(shù)邏輯單元(ALU)作為計(jì)算單元， 其可執(zhí)行諸如加、減、乘、AND、OR、XOR等的操作。片上uP可以包含寄存器文件或某種形式的 存儲器，用于存儲狀態(tài)，數(shù)據(jù)等。片上uP可以包括控制邏輯部分，其可以從存儲器中檢索指 令操作碼，并啟動由一個(gè)或多個(gè)ALU執(zhí)行的操作順序。片上uP可包括用于訪問從芯片的其他 部分的數(shù)據(jù)和/或指令的接口，例如，如來自ADC的數(shù)據(jù)。片上uP也可包括用于在芯片的其它 部分中寫入數(shù)據(jù)的接口。片上uP可包括ADC或任何專用電路可用于喚醒片上uP和/或觸發(fā)片 上uP的特定功能的一個(gè)或多個(gè)中斷。
[0048]提供片上uP的一個(gè)重要優(yōu)點(diǎn)是uP優(yōu)于常規(guī)ADC(例如，如在圖8中所示）的靈活性。 另一個(gè)重要優(yōu)點(diǎn)在于：片上uP具有一組計(jì)算單元，容易用于執(zhí)行校準(zhǔn)和/或前/后處理信號 的部分，使得片上UP高度適合于提供用于輔助ADC的數(shù)字功能。片上的uP可以比片外uP快得 多的方式與ADC進(jìn)行通信。uP也可以使它容易地容納體系結(jié)構(gòu)，其中片上uP可以作為中央控 制器，用于數(shù)字控制芯片的各個(gè)部分(包括ADC和數(shù)字/模擬邏輯）。例如，uP可用于解決ADC 系統(tǒng)的故障機(jī)制(鎖相環(huán)鎖，超出范圍條件等）。在一些實(shí)施例中，uP可以執(zhí)行控制類功能， 其可以有利控制ADC的時(shí)鐘/采樣，以限制ADC(或任何合適系統(tǒng)）的雜散發(fā)射。
[0049] 片上微處理器的靈活性
[0050]不必依賴于專用和專用電路固定片上，片上uP可以被配置為執(zhí)行任何適當(dāng)?shù)闹?令，以執(zhí)行期望的操作。這提供了能夠提供一個(gè)芯片的技術(shù)優(yōu)勢，該芯片能適應(yīng)具有不同需 求集的很多應(yīng)用。一般而言，片上uP提供在和ADC本身的相同半導(dǎo)體基片上上。片上uP可以 提供不同程度的可配置性，而無需硅變化。在一些情況下，片上uP可以預(yù)先加載代碼設(shè)計(jì)的 不同塊，經(jīng)設(shè)計(jì)用于不同應(yīng)用，例如，非易失性存儲器(NVM)、只讀存儲器(ROM)。保險(xiǎn)絲可用 于提供由uP執(zhí)行的所需代碼塊的選擇，例如在送交制造之后，在芯片被交付給客戶之前出 廠時(shí)，或在使用芯片之前的客戶現(xiàn)場。一個(gè)或多個(gè)信號或引腳也可用于選擇(一次或多次） 所需的代碼塊，以由uP執(zhí)行。在一些實(shí)施例中，還可以提供接口，以允許該芯片的用戶加載 一個(gè)或多個(gè)代碼塊到（易失性)存儲器，以由uP執(zhí)行。有效地，由uP執(zhí)行用于輔助ADC的功能 可以改變或升級，而無硅變化。該優(yōu)點(diǎn)可用于更新或改變所執(zhí)行的校準(zhǔn)算法，數(shù)字/模擬邏 輯的操作，和/或執(zhí)行用于信號預(yù)處理/后處理的操作。片上uP的可配置性和與之配套的片 上存儲器還允許不同的參數(shù)和/或變量按需求被設(shè)置/配置/更新，例如以適應(yīng)不同的操作 條件、芯片的不同環(huán)境(隨時(shí)間）和不同的應(yīng)用需求。
[00511概括地說，到uP的接口可以允許ADC的特性或參數(shù)被改變。例如，到uP的接口可以 配置ADC以在不同的操作模式下運(yùn)行(例如，測試模式、高功率模式、低功率模式、高性能模 式、低性能模式、高頻模式、低頻模式等）。到uP的接口也可以允許ADC的配置打開或關(guān)閉在 ADC內(nèi)的某些信道，改變ADC的分辨率，調(diào)整ADC的動態(tài)范圍等。此外，到uP的接口可以允許某 些功能，例如錯(cuò)誤的日志記錄，異常事件等，以及訪問片上或片外存儲器可以訪問日志。在 一些情況下，到uP的接口可以允許用戶選擇一個(gè)或多個(gè)預(yù)設(shè)功能和/或參數(shù)，用于某些應(yīng) 用。
[0052]校準(zhǔn)技術(shù)是隨著轉(zhuǎn)換器分辨率繼續(xù)增長較高和/或轉(zhuǎn)換器速度繼續(xù)增長更快而不 斷變化的。例如，應(yīng)用到6位或8位轉(zhuǎn)換器的先前技術(shù)不太可能適用于12位、14位、16位、18位 (或多個(gè))轉(zhuǎn)換器。在此描述的一些校準(zhǔn)功能可以解決不斷增加的要求的問題，這可導(dǎo)致更 復(fù)雜或?qū)ｉT用于不同應(yīng)用的校準(zhǔn)功能。出于這個(gè)原因，具有靈活平臺用于配置校準(zhǔn)以滿足 不同應(yīng)用需求集合可能特別有利。例如，專門校準(zhǔn)函數(shù)可以被選擇性地施加以將性能推進(jìn) 更高，這取決于應(yīng)用。
[0053] 隨著技術(shù)節(jié)點(diǎn)變得越來越小，邁向更加數(shù)字化的處理
[0054] 一般而言，許多傳統(tǒng)架構(gòu)使用專門的模擬硬件而不是使用片上uP實(shí)現(xiàn)校準(zhǔn)功能， 或架構(gòu)實(shí)現(xiàn)專門的數(shù)字硬件，而不是使用片上uP。在使用專門電路實(shí)現(xiàn)功能與使用片上uP 實(shí)施功能之間具有一些權(quán)衡。在一個(gè)例子中，專用電路可以更快，并比片上UP功耗更低。在 另一示例中，專用電路會比提供片上UP占用芯片校少面積。在又一示例中，專用電路是固定 的，遠(yuǎn)不如由片