一種逐次逼近型模數(shù)轉換電路和模數(shù)轉換器的制造方法
【技術領域】
[0001]本實用新型屬于電路領域，尤其涉及一種逐次逼近型模數(shù)轉換電路和模數(shù)轉換器。
【背景技術】
[0002]越來越多企業(yè)已經(jīng)意識到越先發(fā)展信息交互和大數(shù)據(jù)的采集分析，就意味著越先搶占商機。信號的采集與分析必然離不開模擬信號和數(shù)字信號之間的相互轉換，常用的將模擬信號轉換為數(shù)字信號均是通過借由逐次逼近ADC實現(xiàn)的。現(xiàn)有的轉換器需要輸入保持信號，即對輸入信號VIN進行了采樣和保持，然后將其與DAC的輸出進行比較，通過逐次逼近的算法又反過來控制DAC的輸出，從而實現(xiàn)逐次逼近比較的功能。
[0003]但是，現(xiàn)有技術中需要采樣保持電路和高精度的比較器，而采樣保持電路必須要占用大量的電路面積才能實現(xiàn)，且高精度的比較器不僅占用較大的電路面積，還增加了整個轉換電路或轉換器的設計難度。
【實用新型內容】
[0004]本實用新型的目的在于提供一種逐次逼近型模數(shù)轉換電路，旨在解決現(xiàn)有逐次逼近型模數(shù)轉換電路中因為需要對采樣信號進行保持，以及需要高精度的比較器對信號進行比較，而使用采樣保持電路和高精度的比較器都需要占用較大的電路面積，使得整個模數(shù)轉換電路的總體面積過大，加大了實現(xiàn)難度的問題。
[0005]本實用新型是這樣實現(xiàn)的，一種逐次逼近型模數(shù)轉換電路，與模擬信號源和基準信號源相連，逐次逼近型模數(shù)轉換電路包括:
[0006]依次采集模擬信號和基準信號，以根據(jù)所述模擬信號和基準信號輸出與所述模擬信號對應的目的信號的電容陣列模塊；
[0007]與所述電容陣列模塊相連，輸入端與輸出端經(jīng)由開關相連，根據(jù)所述目的信號輸出目的反向信號的反向模塊；以及
[0008]與所述電容陣列模塊和所述反向模塊相連，控制所述電容陣列模塊依次采集模擬信號和基準信號，并根據(jù)所述目的反向信號進行模擬信號和基準信號的逐次比較，以輸出與所述模擬信號對應的數(shù)字信號的邏輯控制模塊。
[0009]可選的，電容陣列模塊包括:由多個電容組成的電容子陣列單元，以及由多個與所述電容子陣列單元內的多個電容對應的模擬雙路開關組成的開關陣列單元；
[0010]所述電容子陣列單元內的每個電容的第一極板與所述電容子陣列單元的輸出端相連，所述電容子陣列單元內的每個電容的第二極板分別與所述開關陣列單元內的每個模擬雙路開關相連；
[0011]所述開關陣列單元受控于所述邏輯控制模塊，所述開關陣列單元內的每個模擬雙路開關分別與所述模擬信號源和所述基準信號源形成雙路連接。
[0012]可選的，逐次逼近型模數(shù)轉換電路還包括:
[0013]連接于兩個所述電容子陣列單元之間，采樣存儲共模電壓的共模電壓存儲模塊；
[0014]與所述邏輯控制模塊相連，為所述逐次逼近型模數(shù)轉換電路提供電源的供電模塊。
[0015]可選的，開關陣列單元內的模擬雙路開關為兩個模擬的單刀單擲開關，所述兩個模擬的單刀單擲開關的固定端共接所述電容子陣列內的每個電容的第二極板，所述兩個模擬的單刀單擲開關的動端分別與所述模擬信號源和所述基準信號源相連。
[0016]可選的，反向模塊為反向電路，包括第一開關管Q1和第二開關管Q2 ;
[0017]所述第一開關管Q1的低電位端接電源，所述第一開關管Q1的控制端與所述第二開關管Q2的控制端相連組成所述反向模塊的輸入端，接所述開關固定端，所述第一開關管Q1的高電位端與所述第二開關管Q2的高電位端相連組成所述反向模塊的輸出端，接所述開關動端，所述第二開關管Q2的低電位端接地。
[0018]可選的，反向模塊為邏輯非門G1，所述邏輯非門G1的輸入端為所述反向模塊的輸入端，接所述開關固定端，所述邏輯非門G1的輸出端為所述反向模塊的輸出端，接所述開關動端。
[0019]可選的，基準信號源為所述逐次逼近型模數(shù)轉換電路的參考地。
[0020]可選的，共模電壓存儲模塊為貯能電容。
[0021]相對應的，本實用新型實施例的另一目的還在于提供一種逐次逼近型模數(shù)轉換器，所述逐次逼近型模數(shù)轉換器包括如上所述的逐次逼近型模數(shù)轉換電路。
[0022]本實用新型實施例提供的一種逐次逼近型模數(shù)轉換電路和模數(shù)轉換器，與模擬信號源和基準信號源相連，通過邏輯控制模塊控制電容陣列模塊依次采集模擬信號和基準信號，使得電容陣列模塊依次對模擬信號源和基準信號源進行模擬信號采集和基準信號采集，以根據(jù)模擬信號和基準信號輸出與模擬信號對應的目的信號，再由與電容陣列模塊相連的反向模塊根據(jù)目的信號輸出目的反向信號發(fā)送給邏輯控制模塊，最后再由邏輯控制模塊根據(jù)所述目的反向信號進行模擬信號和基準信號的逐次比較，輸出與從模擬信號源采集的模擬信號對應的數(shù)字信號。
【附圖說明】
[0023]圖1為本實用新型第一實施例提供的逐次逼近型模數(shù)轉換電路的結構框圖；
[0024]圖2為本實用新型第二實施例提供的逐次逼近型模數(shù)轉換電路的結構框圖；
[0025]圖3為本實用新型第二實施例提供的逐次逼近型模數(shù)轉換電路的電路示意圖；
[0026]圖4為本實用新型第三實施例提供的逐次逼近型模數(shù)轉換電路的電路示意圖。
【具體實施方式】
[0027]為了使本實用新型的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。
[0028]本實用新型實施例的目的在于提供一種逐次逼近型模數(shù)轉換電路，旨在解決現(xiàn)有逐次逼近型模數(shù)轉換電路中因為需要對采樣信號進行保持，以及需要高精度的比較器對信號進行比較，而使用采樣保持電路和高精度的比較器都需要占用較大的電路面積，使得整個模數(shù)轉換電路的總體面積過大，加大了實現(xiàn)難度的問題。
[0029]圖1示出了本實用新型第一實施例提供的逐次逼近型模數(shù)轉換電路的結構框圖，為了便于說明，僅示出了與本實施例相關的部分，如圖所示:
[0030]一種逐次逼近型模數(shù)轉換電路100，與模擬信號源200和基準信號源300相連。該逐次逼近型模數(shù)轉換電路100包括:
[0031]依次采集模擬信號和基準信號，以根據(jù)所述模擬信號和基準信號輸出與所述模擬信號對應的目的信號的電容陣列模塊10 ;與電容陣列模塊10相連，輸入端與輸出端經(jīng)由開關SW1相連，根據(jù)目的信號輸出目的反向信號的反向模塊20 ;以及與電容陣列模塊10和反向模塊20相連，控制電容陣列模塊10依次采集模擬信號和基準信號，并根據(jù)目的反向信號進行模擬信號和基準信號的逐次比較，以輸出與模擬信號對應的數(shù)字信號的邏輯控制模塊30 ο
[0032]其中，邏輯控制模塊30與電容陣列模塊10之間通過數(shù)據(jù)總線或排線相連，邏輯控制模塊30通過控制端控制電容陣列模塊10按照固定的采集頻率順序依次采集模擬信號和基準信號。
[0033]進一步地，圖2示出了本實用新型第二實施例提供的逐次逼近型模數(shù)轉換電路的結構框圖。同樣的，為了便于說明，僅示出了與本實施例相關的部分。
[0034]如圖2所示，以上述實施例為基礎，作為一優(yōu)選實施例，逐次逼近型模數(shù)Α轉換電路100還包括:連接于兩個電容子陣列單元11之間，采樣存儲共模電壓的共模電壓存儲模塊40 ;與邏輯控制模塊30相連，為逐次逼近型模數(shù)轉換電路提供電源的供電模塊50。
[0035]其中，供電模塊50與邏輯控制模塊30的電源輸入端VDD相連，可同時為逐次逼近型模數(shù)轉換電路內的其他模塊提供電源。
[0036]在本實施例中，由于反向模塊20的輸入端與輸出端經(jīng)由開關SW1相連，在閉合該開關SW1時，反向模塊20的輸入端和輸出端均為翻轉點，同時邏輯控制模塊30控制電容陣列模塊10對模擬信號進行采集，因此當電容陣列模塊10采集到模擬信號源200所發(fā)送的模擬信號之后，電容陣列模塊10將一直保持在一個具有穩(wěn)定電壓的平衡狀態(tài)。
[0037]圖3示出了本實用新型第二實施例提供的逐次逼近型模數(shù)轉換電路的電路示意圖。同樣的，為了便于說明，僅示出了與本實施例相關的部分。
[0038]如圖3所示，電容陣列模塊10包括:
[0039]由多個電容組成的電容子陣列單元11，以及由多個與電容子陣列單元11內的多個電容C對應的模擬雙路開關SW12組成的開關陣列單元12 ;
[0040]電容子陣列單元11內的每個電容C的第一極板與電容子陣列單元11的輸出端相連，電容子陣列單元11內的每個電容C的第二極板分別與開關陣列單元11內的每個模擬雙路開關SW12相連；開關陣列單元12受控于邏輯控制模塊30，開關陣列單元12內的每個模擬雙路開關SW12分別與模擬信號源200和基準信號源300形成雙路連接。
[0041]進一步地，如圖3所示，開關陣列單元12內的模擬雙路開關SW12為兩個模擬的單刀單擲開關SW12，兩個模擬的單刀單擲開關SW12的固定端共接電容子陣列11內的每個電容的第二極板，兩個模擬的單刀單擲開關SW12的兩個動端IN和VREF/GND)分別與模擬信號源200和基準信號源300相連。
[0042]參見圖3，共模電壓存儲模塊40用于對其兩端相連的兩個電容子陣列單元11的進行共模電壓采樣存儲。例如，共模電壓存儲模塊40的左邊為第一電位端，右邊為第二電位端，而連接在共模電壓存儲模塊40第一電位端的電容子陣列單元11為一個N位的DAC電路，連接在共模電壓存儲模塊40第二電位端的電容子陣列單元11為一個N’位的DAC電路，此時，共模電壓存儲模塊40的作用則在于將第一電位端的N位的DAC電路與第二電位端的N’位的DAC電路組成一個N+N’位的DAC電路。另外，當共模電壓存儲模塊40第一電位端的電容子陣列單元11全部作用，等同于共模電壓存儲模塊40第二電位端的電容子陣列單元11最低位的效果。
[0043]另外，本領域技術人員可以根據(jù)需要，任意增減共模電壓存儲模塊40第一電位端和第二電位端的電容子陣列單元11的實際個數(shù)，進而增加或減少DAC電路的位數(shù)，以達到將模擬信號轉換為目的數(shù)字信號逐次逼近的轉換