在一集成電路中的位準移位器電路及集成電路系統(tǒng)的制作方法
【專利說明】在一集成電路中的位準移位器電路及集成電路系統(tǒng)
[0001 ] 本實用新型要求美國在先申請的申請日為2014年8月22日，申請?zhí)枮?4/466,569的優(yōu)先權(quán)。
技術(shù)領(lǐng)域
[0002]本實用新型涉及電子電路技術(shù)領(lǐng)域，特別是指一種在一集成電路中的位準移位器電路及集成電路系統(tǒng)。
【背景技術(shù)】
[0003]現(xiàn)有的系統(tǒng)單晶片(SoC)的集成電路(IC)(“SoC”）可以具有多個電壓域(domain)，以將不同的部件操作在不同的電源電壓(supply voltage)下。多個電壓域的使用可以容許有效率的電源管理。為了橫跨電壓域來發(fā)送信號，一“位準移位器電路”可被設(shè)置在接收器處，以移位所發(fā)送的信號的電壓域的電源電壓，以便將一信號的電源電壓從一域移位到另一域。由于需要在每一個具有在電壓域之間的信號轉(zhuǎn)換的接收器處提供多個電源電壓，因此這些“多電源的”位準轉(zhuǎn)換器電路可能會造成在所述SoC中的電源繞線的擁塞。再者，在動態(tài)可擴充的SoC中，電源電壓在硅技術(shù)實現(xiàn)之前可能是未知的。
[0004]單一電源的位準移位器電路是另一種類型的位準移位器，其利用在所述接收器的電壓域中的單一電源來操作。現(xiàn)有的單一電源的位準移位器電路是具有有限的操作范圍、在操作范圍上是緩慢的、單向的、和/或?qū)嵤┟娣e消耗量大的。
【實用新型內(nèi)容】
[0005]以上所述的技術(shù)問題可透過本實用新型提供一種在一集成電路中的位準移位器電路及集成電路系統(tǒng)來加以解決。在一實例中，位準移位器電路解決現(xiàn)有的單一電源的位準移位器存在的具有有限的操作范圍、操作范圍上的緩慢操作、單向的操作、和/或?qū)嵤┟娣e消耗量大等問題。在一實例中，位準移位器電路也解決“多電源的”位準移位器電路所造成的系統(tǒng)單晶片(S ο C)中的繞線擁塞的問題。
[0006]可編程的單一電源的位準移位器電路被描述。在一范例的實施方式中，一種在一集成電路(IC)中的位準移位器電路是包含多個場效晶體管(FET)，其被耦接以提供:一第一反相器，其具有一被配置以接收一具有一第一電源電壓的輸入信號的輸入端口、一輸出焊、以及一偏壓焊;一第二反相器，其具有一親接至所述第一反相器的所述輸出焊的輸入焊、一輸出焊、以及一親接至一第二電源電壓的偏壓端口 ；一二極管接法的（diode-connected)FET，其耦接在所述第二電源電壓與所述第一反相器的所述偏壓埠之間；一與所述二極管接法的FET并聯(lián)的第一FET，其具有一耦接至所述第二反相器的所述輸出的閘極；以及一與所述二極管接法的FET以及所述第一 FET并聯(lián)的第二 FET，其具有一被配置以接收一模式選擇信號的閘極。
[0007]在另一范例的實施方式中，一種集成電路系統(tǒng)是包含被配置在多個電壓域下的多個集成電路，所述多個集成電路的至少一集成電路具有多個單一電源的位準移位器電路，其分別包含:一第一反相器，其具有一被配置以接收一具有一在所述多個電壓域的一個電壓域中的電源電壓的輸入信號的輸入端口、一輸出焊、以及一偏壓焊;一第二反相器，其具有一耦接至所述第一反相器的所述輸出埠的輸入埠、一輸出埠、以及一耦接至在所述多個電壓域的另一個電壓域中的另一電源電壓的偏壓端口； 一二極管接法的FET，其耦接在所述另一電源電壓與所述第一反相器的所述偏壓埠之間；一與所述二極管接法的FET并聯(lián)的第一FET，其具有一耦接至所述第二反相器的所述輸出的閘極；以及一與所述二極管接法的FET以及所述第一 FET并聯(lián)的第二 FET，其具有一被配置以接收一模式選擇信號的閘極。
[0008]在另一范例的實施方式中，一種在一可編程的集成電路中轉(zhuǎn)換一輸入到一接收器的信號的電源電壓位準的方法，其包含:耦接具有一第一電源電壓的所述信號至在具有一第二電源電壓以及一模式選擇電路的所述接收器中的一單一電源的位準移位器電路;驅(qū)動一模式選擇信號至所述模式選擇電路，以將所述單一電源的位準移位器電路組態(tài)設(shè)定在一第一模式或是一第二模式中，若所述第一電源電壓大于或等于所述第二電源電壓，則所述第一模式被選擇，若所述第一電源電壓小于所述第二電源電壓，則所述第二模式被選擇;并且提供一具有所述第二電源電壓的經(jīng)轉(zhuǎn)換的信號。
[0009]本實用新型上述的范例性技術(shù)方案至少包括以下有益效果。在上述的范例性技術(shù)方案中，位準移位器電路只需要在一集成電路中的小的實施面積，當被使用在其操作范圍內(nèi)時并沒有消耗靜態(tài)功率，并且具有最小或沒有延遲懲罰；具有對于設(shè)計效能的最小影響；是雙向的;且在操作期間消耗很低的靜態(tài)及動態(tài)功率消耗。
[0010]其它特點從考慮將會于以下敘述的詳細說明以及權(quán)利要求而會被體認出。
【附圖說明】
[0011]圖I表不為根據(jù)一范例實施方式的一種集成電路(IC)系統(tǒng)的方塊圖；
[0012]圖2表不為根據(jù)一范例實施方式的圖I的集成電路系統(tǒng)的一部分的方塊圖；
[0013]圖3表示為一范例實施方式的一種現(xiàn)場可編程的門陣列(FPGA)架構(gòu)；
[0014]圖4表示為根據(jù)根據(jù)一范例實施方式的一種可編程的單一電源的位準移位器(SS-LS)電路的電路圖；
[0015]圖5表不為根據(jù)一范例實施方式的一種在一可編程的集成電路中轉(zhuǎn)換一輸入至一接收器的信號的電源電壓位準的方法的流程圖。
[0016][主要附圖標記說明]
[0017]106可編程的單一電源的位準移位器(SS-LS)電路
[0018]208模式選擇電路
[0019]402第一反相器
[0020]404第二反相器[0021 ] 406偏壓埠
[0022]408偏壓埠
[0023]IN輸入埠
[0024]OUT輸出埠
[0025]OUTB 輸出埠
【具體實施方式】
[0026]為使本實用新型要解決的技術(shù)問題、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖及具體實施例進行詳細描述。
[0027]本實用新型針對現(xiàn)有的位準移位器存在的操作緩慢、消耗大、可能造成SoC中的電源繞線的擁塞等問題，提供一種在一集成電路中的位準移位器電路，包括：
[0028]多個場效晶體管(FET)，其被耦接以提供：
[0029]—第一反相器，具有一被配置以接收一具有一第一電源電壓的輸入信號的輸入端口、一輸出焊、以及一偏壓焊；
[0030]—第二反相器，具有一親接至所述第一反相器的所述輸出；t阜的輸入；t阜、一輸出;t阜、以及一耦接至一第二電源電壓的偏壓端口；
[0031]—二極管接法的場效晶體管，耦接在所述第二電源電壓與所述第一反相器的所述偏壓埠之間；
[0032]—與所述二極管接法的場效晶體管并聯(lián)的第一場效晶體管，具有一耦接至所述第二反相器的所述輸出的閘極；以及
[0033]—與所述二極管接法的場效晶體管以及所述第一場效晶體管并聯(lián)的第二場效晶體管，其具有一被配置以接收一模式選擇信號的閘極。
[0034]在本實用新型的上述實施例中，在一集成電路中的位準移位器電路是包含多個場效電晶體(FET)，其被耦接以提供第一及第二反相器、一二極體接法的FET、以及第一及第二FET。所述第一反相器是具有一被配置以接收一具有一第一電源電壓的輸入信號的輸入埠，并且藉由耦接至一第二電源電壓的所述二極體接法的FET而被偏壓。所述第二反相器是具有一耦接至所述第一反相器的一輸出埠的輸入埠，并且藉由所述第二電源電壓而被偏壓。所述第一 FET是與所述二極體接法的FET并聯(lián)，并且具有一耦接至所述第二反相器的一輸出的閘極。所述第二FET是與所述二極體接法的FET以及所述第一FET并聯(lián)，并且具有一被配置以接收一模式選擇信號的閘極。
[0035]為了轉(zhuǎn)換一輸入信號的電源電壓，所述信號是被耦接至所述第一反相器的輸入。所述模式選擇信號是被驅(qū)動以將所述位準移位器電路組態(tài)設(shè)定在一第一模式或是一第二模式中。若所述輸入信號的電源電壓大于或等于偏壓所述位準移位器的所述第二電源電壓，則所述第一模式被選擇。在此模式中，所述第二FET是利用所述第二電源電壓來偏壓所屬第一反相器，并且所述位準移位器可以運作為一增加最小的延遲至所述信號的緩沖器。再者，所述位準移位器并沒有消耗動態(tài)或靜態(tài)功率。若所述輸入信號的電源電壓小于偏壓所述位準移位器的所述第二電源電壓，則所述第二模式被選擇。在此模式中，所述二極體接法的FET是利用一較低的電源電壓（例如，所述第二電源電壓減去所述二極體接法的FET的一臨界電壓)來偏壓所述第一反相器，以考量所述輸入信號