本發(fā)明涉及數(shù)據(jù)傳輸，尤其涉及一種基于spi接口的數(shù)據(jù)交互方法、主控芯片、加密芯片及系統(tǒng)。

背景技術(shù)：

1、目前市場上的數(shù)字身份終端與加密芯片通訊的方案大多使用iso7816接口，此接口傳輸速率較低，而基于5g超級sim的數(shù)字身份應(yīng)用傳輸?shù)淖C照信息數(shù)據(jù)量大，為保證業(yè)務(wù)執(zhí)行效率，使用一種高速接口完成終端與加密芯片之間數(shù)據(jù)交互的需求尤為迫切。傳統(tǒng)的spi接口只提出了物理傳輸層的協(xié)議，且多應(yīng)用于傳統(tǒng)工業(yè)領(lǐng)域，未提出與智能加密卡或加密芯片通訊的硬件方案。對于數(shù)據(jù)鏈路層協(xié)議未作出說明，導(dǎo)致不同的spi接口設(shè)備在鏈路層協(xié)議上無法統(tǒng)一。部分工業(yè)領(lǐng)域的spi接口的方案提出了數(shù)據(jù)鏈路層協(xié)議，但其鏈路層協(xié)議傳輸?shù)男盘栞^為簡單，無法適用于智能加密卡或加密芯片通訊領(lǐng)域?qū)pdu指令傳輸?shù)囊蟆?/p>

技術(shù)實現(xiàn)思路

1、本發(fā)明的主要目的在于提供一種基于spi接口的數(shù)據(jù)交互方法、主控芯片、加密芯片及系統(tǒng)，旨在解決如何在滿足數(shù)字身份應(yīng)用大數(shù)據(jù)量的傳輸要求的同時，實現(xiàn)spi接口在鏈路層協(xié)議上的統(tǒng)一的技術(shù)問題。

2、為實現(xiàn)上述目的，本發(fā)明提供了一種基于spi接口的數(shù)據(jù)交互方法，應(yīng)用于主控芯片，所述主控芯片帶有spi接口和usb接口，所述spi接口包括int控制引腳，所述基于spi接口的數(shù)據(jù)交互方法，包括：

3、在所述int控制引腳為預(yù)設(shè)電平時，發(fā)送協(xié)議同步數(shù)據(jù)塊至加密芯片，以使所述加密芯片根據(jù)所述協(xié)議同步數(shù)據(jù)塊進行數(shù)據(jù)鏈路層協(xié)議的同步；

4、在接收到所述加密芯片反饋的協(xié)議響應(yīng)信息時，將當(dāng)前狀態(tài)置為待發(fā)送狀態(tài)；

5、根據(jù)所述待發(fā)送狀態(tài)發(fā)送內(nèi)容發(fā)送數(shù)據(jù)塊至所述加密芯片，以使所述加密芯片對所述內(nèi)容發(fā)送數(shù)據(jù)塊進行接收并反饋內(nèi)容響應(yīng)信息；

6、在第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為成功接收信息時，根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊的鏈接信息對內(nèi)容接收塊號和內(nèi)容發(fā)送塊號進行調(diào)整，根據(jù)調(diào)整結(jié)果完成數(shù)據(jù)交互。

7、可選地，所述在所述int控制引腳為預(yù)設(shè)電平時，發(fā)送協(xié)議同步數(shù)據(jù)塊至加密芯片，以使所述加密芯片根據(jù)所述協(xié)議同步數(shù)據(jù)塊進行數(shù)據(jù)鏈路層協(xié)議的同步之后，還包括：

8、若在第二時間閾值內(nèi)未接收到協(xié)議響應(yīng)信息，則再次執(zhí)行發(fā)送協(xié)議同步數(shù)據(jù)塊至加密芯片，以使所述加密芯片根據(jù)所述協(xié)議同步數(shù)據(jù)塊進行數(shù)據(jù)鏈路層協(xié)議的同步的步驟；

9、獲取重復(fù)執(zhí)行次數(shù)；

10、在所述重復(fù)執(zhí)行次數(shù)超過預(yù)設(shè)次數(shù)閾值時，則進行協(xié)議同步報錯，并對所述加密芯片進行復(fù)位操作。

11、可選地，所述根據(jù)所述待發(fā)送狀態(tài)發(fā)送內(nèi)容發(fā)送數(shù)據(jù)塊至所述加密芯片，以使所述加密芯片對所述內(nèi)容發(fā)送數(shù)據(jù)塊進行接收并反饋內(nèi)容響應(yīng)信息之后，還包括：

12、在第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為傳輸終止信息時，根據(jù)所述傳輸終止信息終止對所述內(nèi)容發(fā)送數(shù)據(jù)塊的發(fā)送，并發(fā)送傳輸終止響應(yīng)至所述加密芯片；

13、在所述第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為長度修改信息時，根據(jù)所述長度修改信息確定域目標(biāo)長度，根據(jù)所述域目標(biāo)長度對信息域長度進行修改，并發(fā)送長度修改響應(yīng)至所述加密芯片；

14、在所述第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為接收響應(yīng)信息時，根據(jù)所述接收響應(yīng)信息確定響應(yīng)塊號，根據(jù)所述響應(yīng)塊號和內(nèi)容發(fā)送塊號進行塊號比對，在塊號比對結(jié)果一致時，則對所述內(nèi)容發(fā)送數(shù)據(jù)塊進行重新發(fā)送。

15、可選地，所述根據(jù)所述待發(fā)送狀態(tài)發(fā)送內(nèi)容發(fā)送數(shù)據(jù)塊至所述加密芯片，以使所述加密芯片對所述內(nèi)容發(fā)送數(shù)據(jù)塊進行接收并反饋內(nèi)容響應(yīng)信息之后，還包括：

16、在第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為超時等待信息時，對所述超時等待信息進行信息驗證；

17、在信息驗證結(jié)果為所述超時等待信息為預(yù)設(shè)等待信息時，根據(jù)所述超時等待信息和第一時間閾值對等待時間進行時間重置，并發(fā)送超時等待響應(yīng)至所述加密芯片；

18、在信息驗證結(jié)果為所述超時等待信息不為預(yù)設(shè)等待信息時，根據(jù)所述超時等待信息發(fā)送接收響應(yīng)數(shù)據(jù)塊至所述加密芯片，以使所述加密芯片根據(jù)所述接收響應(yīng)數(shù)據(jù)塊重新反饋超時等待信息。

19、可選地，所述根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊的鏈接信息對內(nèi)容接收塊號和內(nèi)容發(fā)送塊號進行調(diào)整，包括：

20、根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊的鏈接信息確定所述內(nèi)容發(fā)送數(shù)據(jù)塊是否存在鏈接；

21、當(dāng)所述內(nèi)容發(fā)送數(shù)據(jù)塊存在鏈接時，對內(nèi)容接收塊號進行翻轉(zhuǎn)調(diào)整，保持內(nèi)容發(fā)送塊號；

22、當(dāng)所述內(nèi)容發(fā)送數(shù)據(jù)塊不存在鏈接時，對所述內(nèi)容接收塊號和所述內(nèi)容發(fā)送塊號均進行翻轉(zhuǎn)調(diào)整。

23、可選地，所述將當(dāng)前狀態(tài)置為待發(fā)送狀態(tài)，包括：

24、根據(jù)所述協(xié)議響應(yīng)信息將內(nèi)容接收數(shù)據(jù)塊和內(nèi)容發(fā)送數(shù)據(jù)塊的塊號均置為預(yù)設(shè)值，得到數(shù)據(jù)塊重置結(jié)果；

25、根據(jù)所述數(shù)據(jù)塊重置結(jié)果確定當(dāng)前狀態(tài)為待發(fā)送狀態(tài)。

26、此外，為實現(xiàn)上述目的，本發(fā)明還提供了一種基于spi接口的數(shù)據(jù)交互方法，應(yīng)用于加密芯片，所述基于spi接口的數(shù)據(jù)交互方法，包括：

27、在接收到主控芯片發(fā)送的上電指令時，對主控芯片的int控制引腳進行電平調(diào)整，以使所述主控芯片的int控制引腳為預(yù)設(shè)電平，并反饋協(xié)議同步數(shù)據(jù)塊，所述主控芯片帶有spi接口和usb接口，所述spi接口包括int控制引腳；

28、根據(jù)所述協(xié)議同步數(shù)據(jù)塊進行數(shù)據(jù)鏈路層協(xié)議的同步，并生成協(xié)議響應(yīng)信息；

29、發(fā)送所述協(xié)議響應(yīng)信息至所述主控芯片，以使主控芯片根據(jù)所述協(xié)議響應(yīng)信息將當(dāng)前狀態(tài)置為待發(fā)送狀態(tài)，并根據(jù)所述待發(fā)送狀態(tài)發(fā)送內(nèi)容發(fā)送數(shù)據(jù)塊至所述加密芯片；

30、根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊生成內(nèi)容響應(yīng)信息，并發(fā)送所述內(nèi)容響應(yīng)信息至所述主控芯片，以使所述主控芯片在第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為成功接收信息時，根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊的鏈接信息對內(nèi)容接收塊號和內(nèi)容發(fā)送塊號進行調(diào)整，根據(jù)調(diào)整結(jié)果完成數(shù)據(jù)交互。

31、此外，為實現(xiàn)上述目的，本發(fā)明還提出一種主控芯片，所述一種主控芯片包括：

32、發(fā)送模塊，用于在所述int控制引腳為預(yù)設(shè)電平時，發(fā)送協(xié)議同步數(shù)據(jù)塊至加密芯片，以使所述加密芯片根據(jù)所述協(xié)議同步數(shù)據(jù)塊進行數(shù)據(jù)鏈路層協(xié)議的同步；

33、處理模塊，用于在接收到所述加密芯片反饋的協(xié)議響應(yīng)信息時，將當(dāng)前狀態(tài)置為待發(fā)送狀態(tài)；

34、所述發(fā)送模塊，還用于根據(jù)所述待發(fā)送狀態(tài)發(fā)送內(nèi)容發(fā)送數(shù)據(jù)塊至所述加密芯片，以使所述加密芯片對所述內(nèi)容發(fā)送數(shù)據(jù)塊進行接收并反饋內(nèi)容響應(yīng)信息；

35、調(diào)整模塊，還用于在第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為成功接收信息時，根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊的鏈接信息對內(nèi)容接收塊號和內(nèi)容發(fā)送塊號進行調(diào)整，根據(jù)調(diào)整結(jié)果完成數(shù)據(jù)交互。

36、此外，為實現(xiàn)上述目的，本發(fā)明還提出一種加密芯片，所述加密芯片包括：

37、調(diào)整模塊，用于在接收到主控芯片發(fā)送的上電指令時，對主控芯片的int控制引腳進行電平調(diào)整，以使所述主控芯片的int控制引腳為預(yù)設(shè)電平，并反饋協(xié)議同步數(shù)據(jù)塊，所述主控芯片帶有spi接口和usb接口，所述spi接口包括int控制引腳；

38、同步模塊，用于根據(jù)所述協(xié)議同步數(shù)據(jù)塊進行數(shù)據(jù)鏈路層協(xié)議的同步，并生成協(xié)議響應(yīng)信息；

39、發(fā)送模塊，用于發(fā)送所述協(xié)議響應(yīng)信息至所述主控芯片，以使主控芯片根據(jù)所述協(xié)議響應(yīng)信息將當(dāng)前狀態(tài)置為待發(fā)送狀態(tài)，并根據(jù)所述待發(fā)送狀態(tài)發(fā)送內(nèi)容發(fā)送數(shù)據(jù)塊至所述加密芯片；

40、生成模塊，用于根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊生成內(nèi)容響應(yīng)信息，并發(fā)送所述內(nèi)容響應(yīng)信息至所述主控芯片，以使所述主控芯片在第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為成功接收信息時，根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊的鏈接信息對內(nèi)容接收塊號和內(nèi)容發(fā)送塊號進行調(diào)整，根據(jù)調(diào)整結(jié)果完成數(shù)據(jù)交互。

41、此外，為實現(xiàn)上述目的，本發(fā)明還提出一種基于spi接口的數(shù)據(jù)交互系統(tǒng)，所述基于spi接口的數(shù)據(jù)交互系統(tǒng)包括如上文所述的主控芯片和如上文所述的加密芯片。

42、本發(fā)明應(yīng)用于主控芯片，所述主控芯片帶有spi接口和usb接口，所述spi接口包括int控制引腳，所述基于spi接口的數(shù)據(jù)交互方法，包括：在所述int控制引腳為預(yù)設(shè)電平時，發(fā)送協(xié)議同步數(shù)據(jù)塊至加密芯片，以使所述加密芯片根據(jù)所述協(xié)議同步數(shù)據(jù)塊進行數(shù)據(jù)鏈路層協(xié)議的同步；在接收到所述加密芯片反饋的協(xié)議響應(yīng)信息時，將當(dāng)前狀態(tài)置為待發(fā)送狀態(tài)；根據(jù)所述待發(fā)送狀態(tài)發(fā)送內(nèi)容發(fā)送數(shù)據(jù)塊至所述加密芯片，以使所述加密芯片對所述內(nèi)容發(fā)送數(shù)據(jù)塊進行接收并反饋內(nèi)容響應(yīng)信息；在第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為成功接收信息時，根據(jù)所述內(nèi)容發(fā)送數(shù)據(jù)塊的鏈接信息對內(nèi)容接收塊號和內(nèi)容發(fā)送塊號進行調(diào)整，根據(jù)調(diào)整結(jié)果完成數(shù)據(jù)交互。通過上述方式，主控芯片發(fā)送協(xié)議同步數(shù)據(jù)塊至加密芯片，加密芯片進行數(shù)據(jù)鏈路層協(xié)議的同步，并在待發(fā)送狀態(tài)下發(fā)送內(nèi)容發(fā)送數(shù)據(jù)塊至加密芯片，在第一時間閾值內(nèi)接收到的內(nèi)容響應(yīng)信息為成功接收信息時，根據(jù)內(nèi)容發(fā)送數(shù)據(jù)塊的鏈接信息對內(nèi)容接收塊號和內(nèi)容發(fā)送塊號進行調(diào)整，從而完成數(shù)據(jù)交互，使帶有主控芯片的數(shù)字身份終端與加密芯片通過spi接口進行通訊，能夠滿足數(shù)字身份應(yīng)用大數(shù)據(jù)量加密的傳輸速率要求，且采用數(shù)據(jù)鏈路層協(xié)議實現(xiàn)了數(shù)據(jù)交互方式的統(tǒng)一，解決了不同設(shè)備和加密芯片間的兼容性問題。