一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于圖像處理技術(shù)領(lǐng)域，用于光電系統(tǒng)中標(biāo)清模擬視頻數(shù)據(jù)的存儲(chǔ)與傳輸，具體涉及一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路。
【背景技術(shù)】
[0002]光電系統(tǒng)中視頻編碼壓縮傳輸及存儲(chǔ)功能成為一種重要需求。通過(guò)視頻存儲(chǔ)及傳輸既可以將光電傳感器的實(shí)時(shí)圖像進(jìn)行壓縮存儲(chǔ)，供事后調(diào)用回放，又可以通過(guò)網(wǎng)絡(luò)實(shí)現(xiàn)遠(yuǎn)程傳輸調(diào)用。
[0003]通用標(biāo)清視頻壓縮編碼傳輸模塊一般通過(guò)基于ARM體系的處理器實(shí)現(xiàn)，由于可實(shí)現(xiàn)Linux操作系統(tǒng)的移植，應(yīng)用開發(fā)具有非常大的彈性空間。
[0004]目前通用的視頻存儲(chǔ)傳輸模塊分為兩種:支持單路標(biāo)清視頻壓縮存儲(chǔ)及傳輸?shù)哪K，其缺點(diǎn)是在面對(duì)兩路視頻壓縮傳輸時(shí)需要使用兩個(gè)IP及兩根網(wǎng)線；支持多路標(biāo)清視頻編碼壓縮存儲(chǔ)及傳輸?shù)哪K，只能將視頻存儲(chǔ)在一個(gè)SD卡中，無(wú)法滿足一個(gè)SD卡存儲(chǔ)一路視頻的需求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明為了克服現(xiàn)有技術(shù)的缺點(diǎn)和不足，本發(fā)明提供了一種既能實(shí)現(xiàn)雙路視頻的壓縮及雙SD卡存儲(chǔ)，又能通過(guò)同一 IP實(shí)現(xiàn)視頻實(shí)時(shí)瀏覽及顯示的雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路。
[0006]本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是:一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路，包括視頻采集、編碼模塊、嵌入式ARM控制模塊、網(wǎng)絡(luò)切換控制模塊以及視頻存儲(chǔ)模塊，所述的視頻采集、編碼模塊包括兩片AD芯片，用于采集輸入的標(biāo)清模擬視頻并轉(zhuǎn)換為數(shù)字視頻流，所述的嵌入式ARM控制模塊包括兩片ARM微處理器，用于各自接收一路數(shù)字視頻流并實(shí)現(xiàn)雙碼流輸出，ARM微處理器上依次設(shè)置有EMAC接口和MMC/SD接口，輸出的雙碼流一路通過(guò)EMAC接口輸出至網(wǎng)絡(luò)切換控制模塊，一路輸出至視頻存儲(chǔ)模塊，所述的網(wǎng)絡(luò)切換控制模塊包括一片F(xiàn)PGA芯片，所述的視頻存儲(chǔ)模塊包括與MMC/SD接口連接的SD卡。
[0007]所述的一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路，其AD芯片為TI公司的TVP5158芯片，所述的TVP5158芯片外接27MHz無(wú)源晶振。
[0008]所述的一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路，其ARM微處理器上還設(shè)有DDR接口和AEMIF接口，ARM微處理器通過(guò)ISIF/McBSP接口與TVP5158芯片連接，ARM微處理器上還設(shè)置有10/1OOM自適應(yīng)網(wǎng)絡(luò)接口。
[0009]所述的一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路，其ARM微處理器為Davinci數(shù)字媒體處理器TMS320DM368，所述的TMS320DM368包括一個(gè)ARM926EJ-S內(nèi)核，一個(gè)H.264高清編碼協(xié)處理器和一個(gè)MPEG-4/JPEG高清編解碼協(xié)處理器。
[0010]所述的一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路，其FPGA芯片上設(shè)有外部I/O控制器，F(xiàn)PGA芯片通過(guò)外部I/O控制器來(lái)選擇相應(yīng)的MAC輸出，從而實(shí)現(xiàn)網(wǎng)絡(luò)切換功能。
[0011]所述的一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路，其FPGA芯片為Altera公司的Cyclone系列EP3C25F256芯片，所述的FPGA芯片外接有一片ADM7001 PHY芯片。
[0012]所述的一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路，其視頻存儲(chǔ)模塊還包括與ARM微處理器連接的NAND Flash存儲(chǔ)模塊和DDR2 SDRAM存儲(chǔ)模塊。
[0013]本發(fā)明的有益效果是:能實(shí)現(xiàn)兩路標(biāo)清視頻編碼、存儲(chǔ)、傳輸、管理等功能，通過(guò)嵌入式ARM處理器完成兩路標(biāo)清視頻的采集與H.264編碼后雙碼流輸出，一路存儲(chǔ)到本地存儲(chǔ)卡，一路經(jīng)網(wǎng)絡(luò)傳輸并可由PC軟件解碼后實(shí)現(xiàn)視頻實(shí)時(shí)瀏覽及顯示；通過(guò)對(duì)網(wǎng)絡(luò)的切換管理，實(shí)現(xiàn)兩路標(biāo)清視頻使用同一個(gè)IP分時(shí)傳輸壓縮視頻流；本電路利用嵌入式ARM+FPGA架構(gòu)實(shí)現(xiàn)雙路視頻的編碼存儲(chǔ)及網(wǎng)絡(luò)數(shù)據(jù)流的切換傳輸，實(shí)現(xiàn)了視頻的分開存儲(chǔ)，又滿足在芯線資源受到限制的情況下使用單根網(wǎng)線進(jìn)行網(wǎng)絡(luò)視頻傳輸?shù)囊蟆?br>【附圖說(shuō)明】
[0014]圖1為本發(fā)明的系統(tǒng)結(jié)構(gòu)圖；
圖2為本發(fā)明視頻采集、編碼模塊的示意圖；
圖3為本發(fā)明標(biāo)清視頻雙碼流數(shù)據(jù)的流向圖；
圖4為本發(fā)明網(wǎng)絡(luò)切換控制模塊的電路圖；
圖5為本發(fā)明視頻存儲(chǔ)模塊的電路圖。
[0015]各附圖標(biāo)記為:1 一AD芯片，2—ARM微處理器，3 — FPGA芯片。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
[0017]參照?qǐng)D1所示，本發(fā)明公開了一種雙路視頻壓縮存儲(chǔ)及網(wǎng)絡(luò)切換傳輸電路，包括視頻采集、編碼模塊、嵌入式ARM控制模塊、網(wǎng)絡(luò)切換控制模塊以及視頻存儲(chǔ)模塊，所述的視頻采集、編碼模塊包括兩片AD芯片1，AD芯片I為TI公司的TVP5158芯片，用于采集輸入的標(biāo)清模擬視頻并轉(zhuǎn)換為符合ITU-R BT.656標(biāo)準(zhǔn)的數(shù)字視頻流，所述的嵌入式ARM控制模塊包括兩片ARM微處理器2，ARM微處理器2為Davinci (達(dá)芬奇)數(shù)字媒體處理器TMS320DM368，用于各自接收一路數(shù)字視頻流、進(jìn)行H.264壓縮編碼，每個(gè)TMS320DM368將采集的視頻的每幀信號(hào)加上時(shí)間戳按H.264格式送入編碼器進(jìn)行H.264編碼，然后輸出雙碼流，ARM微處理器2上依次設(shè)置有EMAC接口和MMC/SD接口，輸出的雙碼流一路通過(guò)EMAC接口輸出至網(wǎng)絡(luò)切換控制模塊，一路輸出至視頻存儲(chǔ)模塊，所述的網(wǎng)絡(luò)切換控制模塊包括一片F(xiàn)PGA芯片3，所述的視頻存儲(chǔ)模塊包括連接在每塊ARM微處理器2上MMC/SD接口的SD卡，用于實(shí)現(xiàn)壓縮視頻流的存儲(chǔ)。
[0018]兩片TMS320DM368與一片EP3C25F256構(gòu)成本系統(tǒng)的主控單元。
[0019]ARM微處理器2上還設(shè)有DDR接口和AEMIF接口，由于內(nèi)部集成了 DDR2內(nèi)存控制器，可直接用做DDR2 SDRAM接口支持JESD79D-2A標(biāo)準(zhǔn)兼容的DDR2 SDRAM設(shè)備，AEMIF接口可以支持NAND Flash和NOR Flash，這樣系統(tǒng)可外接DDR2 SDRAM和NAND Flash作為片外存儲(chǔ)器。作為具體的實(shí)施例，系統(tǒng)選用NAND Flash為SAMSUNG的K9F1G08U0C，系統(tǒng)中擴(kuò)展了兩片Samsung公司的K4T1G084QE，為128MByte的DDR2存儲(chǔ)器，總?cè)萘繛?56MByte。
[0020]ARM微處理器2通過(guò)ISIF/McBSP接口與TVP5158芯片連接，ARM微處理器上還設(shè)置有10/100M自適應(yīng)網(wǎng)絡(luò)接口。
[0021]兩片TMS320DM368分別外接I/O電平信號(hào)進(jìn)行存儲(chǔ)與停止存儲(chǔ)的控制。
[0022]TMS320DM368是TI推出的基于達(dá)芬奇技術(shù)，面向便攜高清視頻應(yīng)用的新型數(shù)字多媒體處理器。該處理器集成了一顆ARM926EJ-S內(nèi)核，一個(gè)H.264高清編碼協(xié)處理器HD-VICP和一個(gè)MPEG-4/JPEG高清編解碼協(xié)處理器MJCP，可以支持H.264、MPEG_4、MPEG_2、MJPEG以及VCI等編解碼器，內(nèi)部集成有視頻處理子系統(tǒng)VPSS及豐富外設(shè)，可實(shí)現(xiàn)高度的視頻靈活性。TMS320DM368可以同時(shí)輸出720P、D1、CIF三個(gè)碼流，或者更多的組合方式，并且編碼速率可調(diào)，并且支持硬件OSD。HDVICP協(xié)處理器可以給1920X 1080P/30fps提供H.264標(biāo)準(zhǔn)的視頻壓縮或解壓縮。
[0023]TMS320DM368 的視頻處理子系統(tǒng)(Video Processing Subsystem-VPSS)由二部分組成:一是視頻處理前端(VPFE)，用于輸入數(shù)字視頻數(shù)據(jù)，為多種標(biāo)準(zhǔn)的數(shù)字視頻輸入提供接口，并為輸入的數(shù)字視頻數(shù)據(jù)提供必要的預(yù)處理；二是視頻處理后端(VPBE)，用于輸出數(shù)字視頻數(shù)據(jù)，以驅(qū)動(dòng)顯示器顯示視頻圖像。VPFE包括CXD控制器(CXDC)、PreviewEngine、Resizer、Hardware 3A(H3A)、Statistic GeneratornHistogram blocks ;VPBE包含On-Screen Display (OSD)模塊，帶數(shù)字 LCD 和模擬 DAC 接口的 Video Encoder (VENC)0
[0024]TMS320DM368既可以方便地與各種視頻輸入標(biāo)準(zhǔn)接口，還具有常用的視頻處理功能，視頻輸出接口既可以提供多種模擬視頻輸出標(biāo)準(zhǔn)，還可以提供多種數(shù)字視頻輸出標(biāo)準(zhǔn)接口，并且在視頻輸出之前，支持多個(gè)視頻窗口管理及在視頻畫面上疊加文本數(shù)據(jù)。通過(guò)ARM內(nèi)核可實(shí)現(xiàn)Linux操作系統(tǒng)的移植，給與應(yīng)用開發(fā)非常大的彈性空間。具有高集成度外設(shè)格式視頻編解碼功能(H.264、MPEG4、MPEG2、MJPEG, JPEG)，支持多種視頻交互接口，支持10/100M自適應(yīng)網(wǎng)口。
[0025]ARM處理器采用ARM926EJ-S內(nèi)核CPU，是32bit RSIC處理器，主頻達(dá)到432MHz。ARM CPU執(zhí)行系統(tǒng)控制任務(wù)，