低成本電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器數(shù)組的操作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)一種內(nèi)存數(shù)組，特別是關(guān)于一種低成本電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器(EEPROM)數(shù)組的操作方法。
【背景技術(shù)】
[0002]按，互補(bǔ)式金屬氧化半導(dǎo)體(ComplementaryMetal Oxide Semiconductor, CMOS)制程技術(shù)已成為特殊應(yīng)用集成電路(applicat1n specific integrated circuit，ASIC)的常用制造方法。在計(jì)算機(jī)信息產(chǎn)品發(fā)達(dá)的今天，閃存(Flash)與電子式可清除程序化只讀存儲(chǔ)器(Electrically Erasable Programmable Read Only Memory, EEPR0M)由于皆具備有電性編寫(xiě)和抹除數(shù)據(jù)的非揮發(fā)性內(nèi)存功能，且在電源關(guān)掉后數(shù)據(jù)不會(huì)消失，所以被廣泛使用于電子產(chǎn)品上。
[0003]非揮發(fā)性內(nèi)存是可程序化的，其用以儲(chǔ)存電荷以改變內(nèi)存的晶體管的閘極電壓，或不儲(chǔ)存電荷以留下原內(nèi)存的晶體管的閘極電壓。抹除操作則是將儲(chǔ)存在非揮發(fā)性內(nèi)存中的電荷移除，使得非揮發(fā)性內(nèi)存回到原內(nèi)存的晶體管的閘極電壓。對(duì)于目前的閃存架構(gòu)而言，雖然面積較小，成本較低，但只支持大區(qū)塊的抹寫(xiě)，無(wú)法只對(duì)特定的一位記憶晶胞進(jìn)行抹寫(xiě)，在使用上較不方便；另外對(duì)于電子式可清除程序化只讀存儲(chǔ)器的架構(gòu)而言，具有字節(jié)寫(xiě)入(byte write)的功能，相對(duì)閃存而言使用較方便，且其一位記憶晶胞電路圖、及記憶晶胞結(jié)構(gòu)剖視圖，分別如圖1、圖2所不。每一記憶晶胞包含二晶體管:一記憶晶體管10、一選擇晶體管12與一電容結(jié)構(gòu)13，電容結(jié)構(gòu)13設(shè)于記憶晶體管10的上方，以作為一多晶硅記憶晶胞，由于這樣的結(jié)構(gòu)，造成面積比閃存大，且在進(jìn)行位抹除時(shí)，往往需要將未選到的位置以晶體管加以隔離，進(jìn)而提高成本需求。
[0004]因此，本案申請(qǐng)人針對(duì)上述先前技術(shù)的缺陷，特別研發(fā)一種低成本電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器數(shù)組，并進(jìn)而提出基于此架構(gòu)的低電流低電壓的操作方法，可同時(shí)復(fù)寫(xiě)大量記憶晶胞。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的主要目的在于提供一種低成本電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器(EEPROM)數(shù)組的操作方法，乃于具有小面積與低成本的電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器架構(gòu)下，利用特殊的偏壓方式，達(dá)成大量記憶晶胞寫(xiě)入及抹除的功能。
[0006]為達(dá)上述目的，本發(fā)明提供一種低成本電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器數(shù)組的操作方法，應(yīng)用于低成本電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器數(shù)組，此低成本電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器數(shù)組包含多條平行的位線，其區(qū)分為多組位線，此多組位線包含一第一組位線，位線與多條平行的字線互相垂直，且字線包含一第一字線、第二字線，并與多條平行的共源線互相平行，共源線包含一第一共源線。另有多個(gè)子內(nèi)存數(shù)組，每一子內(nèi)存數(shù)組連接一組位線、二字線與一共源線，每一子內(nèi)存數(shù)組包含一第一記憶晶胞、第二記憶晶胞，第一記憶晶胞連接第一組位線、第一共源線與第一字線，第二記憶晶胞連接第一組位線、第一共源線與第二字線，第一記憶晶胞、第二記憶晶胞互相對(duì)稱配置，并分別位于第一共源線的相異兩側(cè)。
[0007]其中，第一記憶晶胞、第二記憶晶胞皆包含位于P型基板或P型井區(qū)中的N型場(chǎng)效晶體管，且第一記憶晶胞、第二記憶晶胞皆作為操作記憶晶胞，則在選取所有操作記憶晶胞進(jìn)行操作時(shí)，乃藉由于所有操作記憶晶胞連接的P型基板或P型井區(qū)施加基底電壓Vsub，且于所有操作記憶晶胞連接的位線、字線、共源線分別施加位電壓vb、字電壓Vw、共源電壓vs，來(lái)進(jìn)行寫(xiě)入或抹除。其中，于寫(xiě)入時(shí)，使?jié)M足Vsub =接地，Vs= Vb= OiVw=高壓(HV)的條件；于抹除時(shí)，使?jié)M足Vsub =接地，Vs = Vb =高壓，且Vw =浮接(即懸空)的條件。
[0008]在本發(fā)明的一個(gè)實(shí)施例中，該第一組位線包含一該位線，其連接該第一記憶晶胞、該第二記憶晶胞。
[0009]在本發(fā)明的一個(gè)實(shí)施例中，該第一組位線包含二該位線，其分別連接該第一記憶晶胞、該第二記憶晶胞。
[0010]在本發(fā)明的一個(gè)實(shí)施例中，相鄰二該子內(nèi)存數(shù)組中，二該第二記憶晶胞彼此相鄰且連接同一該位線，以共享同一接點(diǎn)。
[0011]在本發(fā)明的一個(gè)實(shí)施例中，該第一記憶晶胞的該N型場(chǎng)效晶體管具有一汲極、一源極及一漂浮閘極，該汲極連接該第一組位線，該源極連接該第一共源線，且該第一記憶晶胞更包含一電容，其一端連接該漂浮閘極，另一端連接該第一字線，以接收該第一字線的偏壓，該N型場(chǎng)效晶體管接收該第一組位線與該第一共源線的偏壓，對(duì)該N型場(chǎng)效晶體管的該漂浮閘極進(jìn)行寫(xiě)入數(shù)據(jù)或?qū)⒃揘型場(chǎng)效晶體管的該漂浮閘極的數(shù)據(jù)進(jìn)行抹除。
[0012]在本發(fā)明的一個(gè)實(shí)施例中，該第二記憶晶胞的該N型場(chǎng)效晶體管具有一汲極、一源極及一漂浮閘極，該汲極連接該第一組位線，該源極連接該第一共源線，且該第一記憶晶胞更包含一電容，其一端連接該漂浮閘極，另一端連接該第二字線，以接收該第二字線的偏壓，該N型場(chǎng)效晶體管接收該第一組位線與該第一共源線的偏壓，對(duì)該N型場(chǎng)效晶體管的該漂浮閘極進(jìn)行寫(xiě)入數(shù)據(jù)或?qū)⒃揘型場(chǎng)效晶體管的該漂浮閘極的數(shù)據(jù)進(jìn)行抹除。
[0013]在本發(fā)明的一個(gè)實(shí)施例中，該漂浮閘極上依序設(shè)有一氧化層與一控制閘極，該控制閘極與該氧化層、該漂浮閘極形成一電容，且該漂浮閘極與該控制閘極皆為多晶硅。
[0014]在本發(fā)明的一個(gè)實(shí)施例中，同一該子記憶晶胞數(shù)組中的該第一字線與該第二字線連接相同字電壓。
[0015]另外，當(dāng)?shù)谝挥洃浘О?、第二記憶晶胞的?chǎng)效晶體管為位于N型基板或N型井區(qū)中的P型場(chǎng)效晶體管時(shí)，本發(fā)明也提供另一種低成本電子抹除式可復(fù)寫(xiě)只讀存儲(chǔ)器數(shù)組的操作方法，在選取所有操作記憶晶胞進(jìn)行操作時(shí)，乃藉由于所有操作記憶晶胞連接的N型基板或N型井區(qū)施加基底電壓Vsub，且于所有操作記憶晶胞連接的位線、字線、共源線分別施加位電壓Vb、字電壓Vw、共源電壓Vs，來(lái)進(jìn)行寫(xiě)入或抹除。其中，于寫(xiě)入時(shí)，使?jié)M足Vsub =高壓(HV)，Vw= 0，且Vs= Vb =高壓的條件；于抹除時(shí)，使?jié)M足Vsub =高壓，Vw=浮接，且Vs =Vb= O的條件。
[0016]在本發(fā)明的一個(gè)實(shí)施例中，該第一組位線包含一該位線，其連接該第一記憶晶胞、該第二記憶晶胞。
[0017]在本發(fā)明的一個(gè)實(shí)施例中，該第一組位線包含二該位線，其分別連接該第一記憶晶胞、該第二記憶晶胞。
[0018]在本發(fā)明的一個(gè)實(shí)施例中，相鄰二該子內(nèi)存數(shù)組中，二該第二記憶晶胞彼此相鄰且連接同一該位線，以共享同一接點(diǎn)。
[0019]在本發(fā)明的一個(gè)實(shí)施例中，該第一記憶晶胞的該P(yáng)型場(chǎng)效晶體管具有一汲極、一源極及一漂浮閘極，該汲極連接該第一組位線，該源極連接該第一共源線，且該第一記憶晶胞更包含一電容，其一端連接該漂浮閘極，另一端連接該第一字線，以接收該第一字線的偏壓，該P(yáng)型場(chǎng)效晶體管接收該第一組位線與該第一共源線的偏壓，對(duì)該P(yáng)型場(chǎng)效晶體管的該漂浮閘極進(jìn)行寫(xiě)入數(shù)據(jù)或?qū)⒃揚(yáng)型場(chǎng)效晶體管的該漂浮閘極的數(shù)據(jù)進(jìn)行抹除。
[0020]在本發(fā)明的一個(gè)實(shí)施例中，該第二記憶晶胞的該P(yáng)型場(chǎng)效晶體管具有一汲極、一源極及一漂浮閘極，該汲極連接該第一組位線，該源極連接該第一共源線，且該第一記憶晶胞更包含一電容，其一端連接該漂浮閘極，另一端連接該第二字線，以接收該第二字線的偏壓，該P(yáng)型場(chǎng)效晶體管接收該第一組位線與該第一共源線的偏壓，對(duì)該P(yáng)型場(chǎng)效晶體管的該漂浮閘極進(jìn)行寫(xiě)入數(shù)據(jù)或?qū)⒃揚(yáng)型場(chǎng)效晶體管的該漂浮閘極的數(shù)據(jù)進(jìn)行抹除。
[0021]在本發(fā)明的一個(gè)實(shí)施例中，該漂浮閘極上依序設(shè)有一氧化層與一控制閘極，該控制閘極與該氧化層、該漂浮閘極形成一電容，且該漂浮閘極與該控制閘極皆為多晶硅。
[0022]在本發(fā)明的一個(gè)實(shí)施例中，同一該子記憶晶胞數(shù)組中的該第一字線與該第二字線連接相同字電壓。
[0023]底下藉由具體實(shí)施例配合所附的圖式詳加說(shuō)明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。
【附圖說(shuō)明】
[0024]圖1為先前技術(shù)的位記憶晶胞的電路示意圖；
[0025]圖2為先前技術(shù)的位記憶晶胞的結(jié)構(gòu)剖視圖；
[0026]圖3為本發(fā)明的第一實(shí)施例的電路示意圖；
[0027]圖4為本發(fā)明的第一實(shí)施例的電路布局示意圖；
[0028]圖5為本發(fā)明的第一實(shí)施例的子內(nèi)存數(shù)組的電路示意圖；
[0029]圖6為本發(fā)明的N型場(chǎng)效晶體管與電容的結(jié)構(gòu)剖視圖；
[0030]圖7為本發(fā)明的P型場(chǎng)效晶體管與電容的結(jié)構(gòu)剖視圖；
[0031]圖8為本發(fā)明的第二實(shí)施例的電路示意圖；
[00