本技術(shù)涉及soc芯片，特別涉及一種跨時(shí)鐘域和電壓域的片上數(shù)據(jù)處理裝置、方法及設(shè)備。

背景技術(shù)：

1、目前，芯片設(shè)計(jì)規(guī)模越來越大，越來越復(fù)雜，一個(gè)片上系統(tǒng)（system?on?chip，soc）芯片往往包含不同的電壓域和時(shí)鐘域。在不同的電壓域和時(shí)鐘域之間做數(shù)據(jù)傳輸，需要做跨時(shí)鐘域和電壓域處理，以確保信號(hào)的穩(wěn)定性和可靠性。

2、為了解決上述技術(shù)問題，在相關(guān)技術(shù)中，常用的跨時(shí)鐘域處理方法是多級(jí)觸發(fā)器同步和異步（first?in?first?out，fifo）同步?？珉妷河蛱幚矸椒ㄊ遣咫娖睫D(zhuǎn)換器（levelshifters）。

3、但是，上述方法中存在電平轉(zhuǎn)換器使用過多以及跨時(shí)鐘域和電壓域需要分開處理的問題。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)實(shí)施例提供了一種跨時(shí)鐘域和電壓域的片上數(shù)據(jù)處理裝置、方法及設(shè)備，不需要做跨時(shí)鐘域處理，從而簡化了時(shí)鐘設(shè)計(jì)；且在兩個(gè)電壓域之間連線數(shù)量大大減少，進(jìn)而減少了電平轉(zhuǎn)換器的數(shù)量。該技術(shù)方案如下：

2、根據(jù)本技術(shù)實(shí)施例的第一方面，提供了一種跨時(shí)鐘域和電壓域的片上數(shù)據(jù)處理裝置，該裝置包括：

3、寄存器陣列；該寄存器陣列包括電連接的輸入端以及輸出端；

4、該輸入端與該輸出端對(duì)應(yīng)的該時(shí)鐘域以及該電壓域不相同；

5、該輸入端，用于生成第t個(gè)寫地址，將第t個(gè)該寫地址轉(zhuǎn)換為第t個(gè)第一格雷碼；t為大于或等于1的整數(shù)；

6、該輸出端，用于生成第t個(gè)讀地址，將第t個(gè)該讀地址轉(zhuǎn)換為第t個(gè)第二格雷碼；

7、該輸入端，還用于將第t個(gè)該第二格雷碼同步到該輸入端；將第t個(gè)該第二格雷碼轉(zhuǎn)換為第t個(gè)該讀地址；

8、該輸出端，還用于將第t個(gè)該第一格雷碼同步到該輸出端；將第t個(gè)該第一格雷碼轉(zhuǎn)換為第t個(gè)該寫地址；

9、該輸入端，還用于基于第t個(gè)該讀地址以及第t個(gè)該寫地址生成第一信號(hào)；該第一信號(hào)指示是否可以向該寄存器陣列中寫入片上數(shù)據(jù)；

10、該輸出端，還用于基于第t個(gè)該讀地址以及第t個(gè)該寫地址，生成第二信號(hào)；該第二信號(hào)指示是否可以從該寄存器陣列中讀取該片上數(shù)據(jù)。

11、在一種可能的實(shí)現(xiàn)方式中，該輸入端包括第一多路選擇器、第一寫轉(zhuǎn)換單元、第一計(jì)數(shù)單元以及第二寫轉(zhuǎn)換單元；該寄存器陣列包括多個(gè)寄存器，該第一多路選擇器還分別與該第二寫轉(zhuǎn)換單元以及每個(gè)該寄存器電連接；該第一寫轉(zhuǎn)換單元還與每個(gè)該寄存器電連接；

12、該第一寫轉(zhuǎn)換單元，用于從第一目標(biāo)寄存器中獲取第t個(gè)該第一格雷碼；將第t個(gè)該第一格雷碼轉(zhuǎn)換為第t個(gè)該寫地址；該第一目標(biāo)寄存器與該輸入端對(duì)應(yīng)的該時(shí)鐘域與該電壓域相同；

13、該第一計(jì)數(shù)單元，用于基于第t個(gè)該寫地址生成第t+1個(gè)該寫地址；

14、該第二寫轉(zhuǎn)換單元，用于將第t+1個(gè)該寫地址轉(zhuǎn)換為第t+1個(gè)該第一格雷碼；

15、該第一多路選擇器，用于將第t+1個(gè)該第一格雷碼輸出至該第一目標(biāo)寄存器；該第一目標(biāo)寄存器為該寄存器陣列中任意一個(gè)該寄存器。

16、在一種可能的實(shí)現(xiàn)方式中，該輸入端與第一設(shè)備電連接；

17、該第一設(shè)備，用于生成有效寫入信號(hào)；

18、該第一多路選擇器，用于基于該有效寫入信號(hào)，將第t+1個(gè)該寫地址輸出至該第一目標(biāo)寄存器。

19、在一種可能的實(shí)現(xiàn)方式中，該第一設(shè)備，還用于基于該第一信號(hào)以及該有效寫入信號(hào)，將該片上數(shù)據(jù)寫入寄存器文件中；該寄存器文件是該寄存器陣列的一部分；該寄存器文件包括多個(gè)該寄存器；該寄存器文件與該輸入端對(duì)應(yīng)的該時(shí)鐘域以及該電壓域相同。

20、在一種可能的實(shí)現(xiàn)方式中，該輸入端還包括順次電連接的第一同步單元、第三寫轉(zhuǎn)換單元以及第一比對(duì)單元；

21、該第一同步單元，用于將第t個(gè)該第二格雷碼同步到該第三寫轉(zhuǎn)換單元；

22、該第三寫轉(zhuǎn)換單元，用于將第t個(gè)該第二格雷碼轉(zhuǎn)換為第t個(gè)該讀地址；

23、該第一比對(duì)單元，用于基于第t個(gè)該寫地址以及第t個(gè)該讀地址生成該第一信號(hào)。

24、在一種可能的實(shí)現(xiàn)方式中，該輸出端包括第二多路選擇器、第一讀轉(zhuǎn)換單元、第二計(jì)數(shù)單元以及第二讀轉(zhuǎn)換單元；該第二多路選擇器還分別與該第二讀轉(zhuǎn)換單元以及每個(gè)該寄存器電連接；該第一讀轉(zhuǎn)換單元還與每個(gè)該寄存器電連接；

25、該第一讀轉(zhuǎn)換單元，用于從第二目標(biāo)寄存器中獲取第t個(gè)該第二格雷碼；將第t個(gè)該第二格雷碼轉(zhuǎn)換為第t個(gè)該讀地址；該第二目標(biāo)寄存器為該寄存器陣列中任意一個(gè)該寄存器；

26、該第二計(jì)數(shù)單元，用于基于第t個(gè)該讀地址生成第t+1個(gè)該讀地址；

27、該第二讀轉(zhuǎn)換單元，用于將第t+1個(gè)該讀地址轉(zhuǎn)換為第t+1個(gè)該第二格雷碼；

28、該第二多路選擇器，用于將第t+1個(gè)該第二格雷碼輸出至該第二目標(biāo)寄存器。

29、在一種可能的實(shí)現(xiàn)方式中，該輸出端還包括順次電連接的第二同步單元以及第二比對(duì)單元；

30、該第二同步單元，用于將第t個(gè)該第一格雷碼同步到該第二比對(duì)單元；

31、該第二比對(duì)單元，用于基于第t個(gè)該第一格雷碼以及第t個(gè)該第二格雷碼生成該第二信號(hào)。

32、在一種可能的實(shí)現(xiàn)方式中，該寄存器文件將與第t個(gè)該讀地址對(duì)應(yīng)的該片上數(shù)據(jù)輸出至第四目標(biāo)寄存器；該第四目標(biāo)寄存器為該寄存器陣列中任意一個(gè)該寄存器；該第四目標(biāo)寄存器與該輸出端對(duì)應(yīng)的該電壓域以及該時(shí)鐘域相同；

33、該第四目標(biāo)寄存器將該片上數(shù)據(jù)輸出。

34、在一種可能的實(shí)現(xiàn)方式中，該輸出端與第二設(shè)備電連接；該輸出端還包括使能單元；

35、該第二設(shè)備，用于生成準(zhǔn)備接收信號(hào)；

36、該使能單元，用于基于該準(zhǔn)備接收信號(hào)以及該第二信號(hào)，生成使能信號(hào)；

37、該使能單元，還用于基于該第二信號(hào)生成有效讀取信號(hào)。

38、在一種可能的實(shí)現(xiàn)方式中，該第二多路選擇器，用于當(dāng)該使能信號(hào)有效時(shí)，將第t+1個(gè)該讀地址輸出至該第二目標(biāo)寄存器；

39、或當(dāng)該使能信號(hào)無效時(shí)，則將第t個(gè)該讀地址輸出至該第二目標(biāo)寄存器；

40、該第二目標(biāo)寄存器與該輸出端對(duì)應(yīng)的該時(shí)鐘域以及該電壓域相同。

41、在一種可能的實(shí)現(xiàn)方式中，該輸出端還包括第三多路選擇器；

42、該第三多路選擇器，用于基于該使能信號(hào)將第t個(gè)該讀地址輸出至第三目標(biāo)寄存器；該第三目標(biāo)寄存器為該寄存器陣列中任意一個(gè)該寄存器；

43、該第三目標(biāo)寄存器，用于將第t個(gè)該讀地址輸出至寄存器文件；該第三目標(biāo)寄存器與該輸出端對(duì)應(yīng)的該時(shí)鐘域以及該電壓域相同。

44、在一種可能的實(shí)現(xiàn)方式中，該輸出端還包括第三計(jì)數(shù)單元；該第三計(jì)數(shù)單元分別與該第三目標(biāo)寄存器以及該第三多路選擇器電連接；

45、第三目標(biāo)寄存器，還用于將第t個(gè)該讀地址輸出至該第三計(jì)數(shù)單元；

46、該第三計(jì)數(shù)單元，用于基于第t個(gè)該讀地址生成第t+1個(gè)該讀地址。

47、在一種可能的實(shí)現(xiàn)方式中，該第三多路選擇器，用于當(dāng)該使能信號(hào)有效時(shí)，將第t+1個(gè)該讀地址輸出至該第三目標(biāo)寄存器；

48、或當(dāng)該使能信號(hào)無效時(shí)，將第t個(gè)該讀地址輸出至該第三目標(biāo)寄存器。

49、根據(jù)本技術(shù)實(shí)施例的第二方面，提供了一種跨時(shí)鐘域和電壓域的片上數(shù)據(jù)處理方法，該方法包括：

50、生成第t個(gè)寫地址，將第t個(gè)該寫地址轉(zhuǎn)換為第t個(gè)第一格雷碼；t為大于或等于1的整數(shù)；

51、生成第t個(gè)讀地址，將第t個(gè)該讀地址轉(zhuǎn)換為第t個(gè)第二格雷碼；

52、將第t個(gè)該第二格雷碼同步到輸入端；將第t個(gè)該第二格雷碼轉(zhuǎn)換為第t個(gè)該讀地址；

53、將第t個(gè)該第一格雷碼同步到輸出端；將第t個(gè)該第一格雷碼轉(zhuǎn)換為第t個(gè)該寫地址；

54、基于第t個(gè)該讀地址以及第t個(gè)該寫地址生成第一信號(hào)；該第一信號(hào)指示是否可以向寄存器陣列中寫入片上數(shù)據(jù)；

55、基于第t個(gè)該讀地址以及第t個(gè)該寫地址，生成第二信號(hào)；該第二信號(hào)指示是否可以從該寄存器陣列中讀取該片上數(shù)據(jù)。

56、根據(jù)本技術(shù)實(shí)施例的第三方面，提供了一種計(jì)算機(jī)設(shè)備，該計(jì)算機(jī)設(shè)備包括處理器和存儲(chǔ)器，該存儲(chǔ)器用于存儲(chǔ)至少一段程序，該至少一段程序由該處理器加載并執(zhí)行上述的跨時(shí)鐘域和電壓域的片上數(shù)據(jù)處理方法。

57、根據(jù)本技術(shù)實(shí)施例的第四方面，提供了一種該計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中存儲(chǔ)有至少一段程序，該至少一段程序由處理器加載并執(zhí)行上述的跨時(shí)鐘域和電壓域的片上數(shù)據(jù)處理方法。

58、在本技術(shù)實(shí)施例中，本技術(shù)實(shí)施例提供了一種跨時(shí)鐘域和電壓域的片上數(shù)據(jù)處理裝置，包括寄存器陣列；寄存器陣列包括電連接的輸入端以及輸出端；輸入端與輸出端對(duì)應(yīng)的時(shí)鐘域以及電壓域不相同；輸入端將第t個(gè)第二格雷碼同步到輸入端；將第t個(gè)第二格雷碼轉(zhuǎn)換為第t個(gè)讀地址；輸出端將第t個(gè)第一格雷碼同步到輸出端，從而輸出端和輸入端之間的數(shù)據(jù)交互不需要做跨時(shí)鐘處理。另外，相比于相關(guān)技術(shù)，由于本技術(shù)的技術(shù)方案在兩個(gè)電壓域之間只需要對(duì)格雷碼地址、讀地址以及讀數(shù)據(jù)插入電平轉(zhuǎn)換器，因此輸入端以及輸出端之間的連線數(shù)量大大減少，進(jìn)而，需要的電平轉(zhuǎn)換器數(shù)量也大大減少，同時(shí)每個(gè)電壓域只有一個(gè)時(shí)鐘，時(shí)序收斂簡單。